会员体验
专利管家（专利管理）
工作空间（专利管理）
风险监控（情报监控）
数据分析（专利分析）
侵权分析（诉讼无效）
联系我们
交流群
官方交流：
QQ群： 891211   
微信请扫码    >>>
现在联系顾问~
下载
著录项
PDF全文
热词
    • 1. 发明授权
      US06331479B1 Method to prevent degradation of low dielectric constant material in copper damascene interconnects 有权
    • Method to prevent degradation of low dielectric constant material in copper damascene interconnects
    • 防止铜大马士革互连中低介电常数材料退化的方法
    • US06331479B1
    • 2001-12-18
    • US09398294
    • 1999-09-20
    • Jianxun Li , Mei Sheng Zhou , Yi Xu , Simon Chooi
    • Jianxun Li , Mei Sheng Zhou , Yi Xu , Simon Chooi
    • H01L214763
    • H01L21/76832 , H01L21/31144 , H01L21/7681 , H01L21/76811 , H01L21/76835
    • A method of fabricating trenches has been achieved. The method may be applied to damascene and dual damascene contacts to prevent damage to organic low dielectric constant materials due to photoresist ashing. A semiconductor substrate is provided. A first dielectric layer is deposited overlying the semiconductor substrate. A first etch stopping layer is deposited overlying the first dielectric layer. A second etch stopping layer is deposited overlying the first etch stopping layer. An optional anti-reflective coating is applied. A photoresist layer is deposited. The photoresist layer is patterned to define openings for planned trenches. The second etch stopping layer is etched through to form a hard mask for the planned trenches. The photoresist layer is stripped away by ashing where the first etch stopping layer protects the first dielectric layer from damage due to the presence of oxygen radicals. The first etch stopping layer is etched through to complete the trenches, and the integrated circuit device is completed.
    • 已经实现了制造沟槽的方法。 该方法可以应用于镶嵌和双镶嵌接触，以防止由于光致抗蚀剂灰化而损坏有机低介电常数材料。 提供半导体衬底。 沉积在半导体衬底上的第一介电层。 第一蚀刻停止层沉积在第一介电层上。 第二蚀刻停止层沉积在第一蚀刻停止层上。 应用可选的抗反射涂层。 沉积光致抗蚀剂层。 图案化光致抗蚀剂层以限定计划沟槽的开口。 蚀刻第二蚀刻停止层以形成用于所计划的沟槽的硬掩模。 光致抗蚀剂层通过灰化被剥离，其中第一蚀刻停止层保护第一介电层免受由于氧自由基的存在的损害。 蚀刻第一蚀刻停止层以完成沟槽，并且完成集成电路器件。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
    • 2. 发明授权
      US6040243A Method to form copper damascene interconnects using a reverse barrier metal scheme to eliminate copper diffusion 有权
    • Method to form copper damascene interconnects using a reverse barrier metal scheme to eliminate copper diffusion
    • 使用反向阻挡金属方案形成铜镶嵌互连以消除铜扩散的方法
    • US6040243A
    • 2000-03-21
    • US398292
    • 1999-09-20
    • Jianxun Li , Simon Chooi , Mei-Sheng Zhou
    • Jianxun Li , Simon Chooi , Mei-Sheng Zhou
    • H01L21/768 , H01L21/44
    • H01L21/76844 , H01L21/76805 , H01L21/76807 , H01L21/76831
    • A method of fabricating damascene vias has been achieved. Diffusion of copper into dielectric layers due to overetch of the passivation layer is eliminated by a barrier layer. The method can be used to form dual damascene interconnects. Copper traces through an isolation layer are provided overlying a semiconductor substrate. A passivation layer is deposited overlying the copper traces and the isolation layer. A dielectric layer is deposited. A cap layer is deposited. The cap layer and the dielectric layer are patterned to expose the top surface of the passivation layer and to form trenches for the damascene vias. A barrier layer is deposited overlying the passivation layer, the dielectric layer, and the cap layer. The barrier layer is etched though to expose the top surfaces of the cap layer and the passivation layer. The barrier layer isolates the sidewalls of the trenches. The passivation layer is etched through to complete damascene vias. The barrier layer prevents copper sputtering onto the dielectric layer during the step of etching through the passivation layer.
    • 已经实现了制造大马士革过孔的方法。 通过阻挡层消除由于钝化层的过蚀刻而将铜扩散到电介质层中。 该方法可用于形成双镶嵌互连。 通过隔离层的铜迹线设置在半导体衬底上。 沉积在铜迹线和隔离层上的钝化层。 沉积介电层。 沉积盖层。 将盖层和电介质层图案化以暴露钝化层的顶表面并形成用于大马士革过孔的沟槽。 覆盖钝化层，电介质层和覆盖层的阻挡层被沉积。 蚀刻阻挡层以暴露盖层和钝化层的顶表面。 阻挡层隔离沟槽的侧壁。 蚀刻钝化层以完成大马士革过孔。 在蚀刻通过钝化层的步骤期间，阻挡层防止铜溅射到电介质层上。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
    • 6. 发明授权
      US06358842B1 Method to form damascene interconnects with sidewall passivation to protect organic dielectrics 有权
    • Method to form damascene interconnects with sidewall passivation to protect organic dielectrics
    • 形成具有侧壁钝化的镶嵌互连以保护有机电介质的方法
    • US06358842B1
    • 2002-03-19
    • US09633770
    • 2000-08-07
    • Mei-Sheng Zhou , Simon Chooi , Yi Xu
    • Mei-Sheng Zhou , Simon Chooi , Yi Xu
    • H01L213205
    • H01L21/76831 , H01L21/31138 , H01L21/76808
    • A new method of forming a damascene interconnect in the manufacture of an integrated circuit device has been achieved. The damascene interconnect may be a single damascene or a dual damascene. Copper conductors are provided overlying a semiconductor substrate. A first passivation layer is provided overlying the copper conductors. A low dielectric constant layer is deposited overlying the first passivation layer. An optional capping layer is deposited overlying the low dielectric constant layer. A photoresist layer is deposited overlying the capping layer. The capping layer and the low dielectric constant layer are etched through to form via openings. The photoresist layer is simultaneously stripped away while forming a sidewall passivation layer on the sidewalls of the via openings using a sulfur-containing gas. Sidewall bowing and via poisoning are thereby prevented. The first passivation layer is etched through to expose the underlying copper conductors. A copper layer is deposited overlying the capping layer and filling the via openings. The copper layer is polished down to complete the damascene interconnects in the manufacture of the integrated circuit device.
    • 已经实现了在集成电路器件的制造中形成镶嵌互连的新方法。 镶嵌互连可以是单镶嵌或双镶嵌。 提供铜导体覆盖在半导体衬底上。 第一钝化层被提供在铜导体上。 沉积在第一钝化层上的低介电常数层。 沉积覆盖在低介电常数层上的可选的覆盖层。 沉积在覆盖层上的光致抗蚀剂层。 覆盖层和低介电常数层被蚀刻通过以形成通孔。 同时剥离光致抗蚀剂层，同时使用含硫气体在通路孔的侧壁上形成侧壁钝化层。 从而防止侧壁弯曲和通过中毒。 蚀刻第一钝化层以暴露下面的铜导体。 沉积覆盖覆盖层并填充通孔的铜层。 铜层被抛光以在集成电路器件的制造中完成镶嵌互连。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
    • 7. 发明授权
      US06350675B1 Integration of silicon-rich material in the self-aligned via approach of dual damascene interconnects 失效
    • Integration of silicon-rich material in the self-aligned via approach of dual damascene interconnects
    • 将富硅材料集成在双镶嵌互连的自对准通孔中
    • US06350675B1
    • 2002-02-26
    • US09686282
    • 2000-10-12
    • Simon Chooi , Mei-Sheng Zhou , Subhash Gupta , Yi Xu
    • Simon Chooi , Mei-Sheng Zhou , Subhash Gupta , Yi Xu
    • H01L214763
    • H01L21/76832 , H01L21/0274 , H01L21/31116 , H01L21/31144 , H01L21/7681 , H01L21/76825 , H01L21/76826
    • This invention relates to a method of fabrication used for semiconductor integrated circuit devices, and more specifically, in the formation of self-aligned dual damascene interconnects and vias, which incorporates low dielectric constant intermetal dielectrics (IMD) and utilizes silylated top surface imaging (TSI) photoresist, with a single or multi-step selective reactive ion etch (RIE) process, to form trench/via opening. The invention incorporates the use of a silylated top surface imaging (TSI) resist etch barrier layer to form the via pattern, in the first level of a dual damascene process. Two variations of using the top surface imaging (TSI) resist, with and without leaving an exposed region in place, are described in the first and second embodiment of the invention, and in addition, a thin dielectric layer is made use of just below the resist layer. Provided adhesion between the top surface imaging (TSI) photoresist and the low dielectric constant intermetal dielectric (IMD) is good, the thin dielectric layer described above can be omitted, yielding the third and fourth embodiment of the invention. Special attention in the process is given to protecting the integrity of the low dielectric constant intermetal dielectric (ILD) material, selected from the group consisting of organic based or carbon doped silicon dioxide.
    • 本发明涉及用于半导体集成电路器件的制造方法，更具体地说，涉及形成自对准的双镶嵌互连和通孔，其结合了低介电常数金属间电介质（IMD）并利用甲硅烷基化的顶表面成像（TSI ）光致抗蚀剂，具有单步或多步选择性反应离子蚀刻（RIE）工艺，以形成沟槽/通孔。 本发明包括在双镶嵌工艺的第一水平中使用甲硅烷基化的顶表面成像（TSI）抗蚀剂蚀刻阻挡层以形成通孔图案。 在本发明的第一和第二实施例中描述了使用顶表面成像（TSI）抗蚀剂的两种变型，其具有和不具有将暴露区域保持在适当位置，此外，使用刚好低于 抗蚀剂层。 提供顶表面成像（TSI）光致抗蚀剂和低介电常数金属间电介质（IMD）之间的粘附性是好的，可以省略上述薄介电层，产生本发明的第三和第四实施例。 该方法中特别注意保护低介电常数金属间电介质（ILD）材料的完整性，该材料选自有机基或掺碳二氧化硅。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
    • 8. 发明授权
      US06165891A Damascene structure with reduced capacitance using a carbon nitride, boron nitride, or boron carbon nitride passivation layer, etch stop layer, and/or cap layer 有权
    • Damascene structure with reduced capacitance using a carbon nitride, boron nitride, or boron carbon nitride passivation layer, etch stop layer, and/or cap layer
    • 使用碳氮化物，氮化硼或氮化硼钝化层，蚀刻停止层和/或覆盖层的具有降低的电容的镶嵌结构
    • US06165891A
    • 2000-12-26
    • US435434
    • 1999-11-22
    • Simon Chooi , Yi Xu , Mei Sheng Zhou
    • Simon Chooi , Yi Xu , Mei Sheng Zhou
    • H01L21/311 , H01L21/318 , H01L21/768 , H01L23/522 , H01L23/532 , H01L21/4763 , G03C5/00 , H01L21/302 , H01L23/48
    • H01L21/76835 , H01L21/31122 , H01L21/318 , H01L21/76802 , H01L21/76807 , H01L21/76829 , H01L21/76834 , H01L23/5226 , H01L23/5329 , H01L2924/0002 , H01L2924/00
    • A method and structure for forming a damascene structure with reduced capacitance by forming one or more of: the passivation layer, the etch stop layer, and the cap layer using a low dielectric constant material comprising carbon nitride, boron nitride, or boron carbon nitride. The method begins by providing a semiconductor structure having a first conductive layer thereover. A passivation layer is formed on the first conductive layer. A first dielectric layer is formed over the passivation layer, and an etch stop layer is formed over the first dielectric layer. A second dielectric layer is formed over the etch stop layer, and an optional cap layer can be formed over the second dielectric layer. The cap layer, the second dielectric layer, the etch stop layer, and the first dielectric layer are patterned to form a via opening stopping on said passivation layer and a trench opening stopping on the first conductive layer. A carbon nitride passivation layer, etch stop layer, or cap layer can be formed by magnetron sputtering from a graphite target in a nitrogen atmosphere. A boron nitride passivation layer, etch stop layer, or cap layer can be formed by PECVD using B.sub.2 H.sub.6, ammonia, and nitrogen. A boron carbon nitride passivatation layer, etch stop layer, or cap layer can be formed by magnetron sputtering from a graphite target in a nitrogen and B.sub.2 H.sub.6 atmosphere.
    • 通过使用包含碳氮化物，氮化硼或碳氮化硼的低介电常数材料通过形成钝化层，蚀刻停止层和盖层中的一个或多个来形成具有降低的电容的镶嵌结构的方法和结构。 该方法开始于提供其上具有第一导电层的半导体结构。 在第一导电层上形成钝化层。 第一电介质层形成在钝化层之上，并且在第一介电层上形成蚀刻停止层。 第二介电层形成在蚀刻停止层上方，并且可以在第二介电层上形成任选的盖层。 图案化盖层，第二电介质层，蚀刻停止层和第一介电层，以形成在所述钝化层上停止的通孔开口和在第一导电层上停止的沟槽开口。 碳氮化物钝化层，蚀刻停止层或盖层可以通过在氮气气氛中的石墨靶磁控溅射来形成。 可以通过使用B2H6，氨和氮的PECVD形成氮化硼钝化层，蚀刻停止层或盖层。 硼氮化物钝化层，蚀刻停止层或盖层可以通过在氮气和B2H6气氛中的石墨靶的磁控溅射形成。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
每页展示10个专利
每页展示10个专利
每页展示20个专利
每页展示50个专利
每页展示100个专利

IPRDB

最新中国发明专利 最新美国发明专利 技术领域 专利库 专利分类库 国际专利分类库

热门服务

会员版试用 API 数据接口 找代理 知嘟嘟专利交易 排行榜 大学排行榜 专利百科

关于我们

平台介绍 战略合作 网站地图

友情链接

知嘟嘟专利交易 国家知识产权局 中国商标网

联系方式


©2019-2023 上海吉码数字技术有限公司 版权所有，并保留所有权利 沪ICP备20016256号-6 沪公网安备31011702005475号