会员体验
专利管家（专利管理）
工作空间（专利管理）
风险监控（情报监控）
数据分析（专利分析）
侵权分析（诉讼无效）
联系我们
交流群
官方交流：
QQ群： 891211   
微信请扫码    >>>
现在联系顾问~
下载
著录项
PDF全文
热词
    • 4. 发明授权
      US5173149A Method of etching semiconductor substrate 失效
    • Method of etching semiconductor substrate
    • 蚀刻半导体衬底的方法
    • US5173149A
    • 1992-12-22
    • US665546
    • 1991-03-07
    • Hidetoshi Nojiri , Makoto Uchiyama
    • Hidetoshi Nojiri , Makoto Uchiyama
    • H01L21/306 , H01L21/3063
    • H01L21/3063
    • To eliminate the influence of fluctuations in etching liquid sorts, composition, density, degradation, temperature, agitation etc., a method of selectively etching a semiconductor substrate having an n-type layer and a p-type layer and immersed in an electrolytic solution comprises the steps of: applying an etching voltage to the n-type layer; integrating etching current flowing through the substrate; if the integrated current value exceeds a reference value required to etch the p-type layer to a predetermined depth, increasing the etching voltage; if the potential of the substrate relative to a reference electrode reaches a predetermined value at which only the p-type layer can be etched, keeping the increased etching voltage at the current level to further etch only the p-type layer; and if the etching current drops sharply due to formation of an anodic oxidation film on the n-type layer, completing the substrate etching.
    • 为了消除蚀刻液体种类，组成，密度，降解，温度，搅拌等的波动的影响，选择性地蚀刻具有n型层和p型层并浸没在电解液中的半导体衬底的方法包括 步骤：向n型层施加蚀刻电压; 积分流过衬底的蚀刻电流; 如果积分电流值超过将p型层蚀刻到预定深度所需的参考值，则增加蚀刻电压; 如果衬底相对于参考电极的电位达到只能蚀刻p型层的预定值，则将增加的蚀刻电压保持在当前电平以仅进一步蚀刻p型层; 并且如果蚀刻电流由于在n型层上形成阳极氧化膜而急剧下降，则完成基板蚀刻。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
    • 5. 发明授权
      US4962062A Method of tightly joining two semiconductor substrates 失效
    • Method of tightly joining two semiconductor substrates
    • 紧密接合两个半导体衬底的方法
    • US4962062A
    • 1990-10-09
    • US238421
    • 1988-08-31
    • Makoto Uchiyama , Hidetoshi Nojiri
    • Makoto Uchiyama , Hidetoshi Nojiri
    • H01L21/02 , H01L21/18
    • H01L21/187 , Y10S148/012 , Y10S148/135
    • Two semiconductor substrates, each having a polished surface and at least one groove is formed in the surface of at least one of the two substrates, are tightly and inseparably joined by the steps of wetting the polished surface of at least one of the two substrates with a liquid not containing any solute that causes precipitation of a solid substance upon evaporation of the liquid, e.g. methanol or water, placing one substrate on the other so as to bring the polished surfaces of the two substrates into contact with each other with intervention of a thin film of the liquid therebetween and, after a while, subjecting the provisionally joined substrates to a heat treatment and then forming a dielectric layer of organic polymer or silicon compound in at least one groove. This method is suitable for joining silicon substrates such as silicon wafers now on the market. The two semiconductor substrates may be different in the type of conductivity or in the concentration of impurity, and at least one of the two substrates may have a diffused layer, a dielectric layer of a polycrystalline layer as a surface layer having the polished surface.
    • 在两个基板中的至少一个基板的表面上形成两个具有抛光表面和至少一个凹槽的半导体基板，通过以下步骤紧密地和不可分离地连接，所述步骤是通过以下步骤将两个基板中的至少一个的抛光表面润湿， 不含任何溶质的液体，其在液体蒸发时引起固体物质的沉淀，例如， 甲醇或水，将一个基板放置在另一个上，以使两个基板的抛光表面彼此接触，同时介入其间的液体薄膜，并且在一段时间之后，使临时接合的基板经受热 处理，然后在至少一个凹槽中形成有机聚合物或硅化合物的介电层。 该方法适用于现在市场上连接诸如硅晶片的硅衬底。 两个半导体衬底的导电类型或杂质浓度可以不同，并且两个衬底中的至少一个可以具有扩散层，作为具有抛光表面的表面层的多晶层的电介质层。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
    • 6. 发明授权
      US5681448A Electrochemical process and system for etching semiconductor substrates 失效
    • Electrochemical process and system for etching semiconductor substrates
    • 用于蚀刻半导体衬底的电化学工艺和系统
    • US5681448A
    • 1997-10-28
    • US578920
    • 1995-12-27
    • Makoto Uchiyama , Hidetoshi Nojiri , Yasukazu Iwasaki
    • Makoto Uchiyama , Hidetoshi Nojiri , Yasukazu Iwasaki
    • C25F3/12 , C25F7/00
    • C25F3/12 , C25F7/00
    • An electrochemical etching process carried out in an etching system including an electrolysis vessel which is provided thereinside with facing wall surfaces defining therebetween an etching solution flow region. A semiconductor substrate to be etched and a counter electrode are mounted respectively on the facing wall surfaces. A flow stream generating section for the etching solution is formed separate from the etching solution flow region and includes a device for generating the flow stream of the etching solution. The flow stream generating section is connected to the etching solution flow region in such a manner that the etching solution flow in a direction generally parallel with the facing wall surfaces inside the electrolysis vessel. An electric potential is applied between the semiconductor substrate and the counter electrode to accomplish an electrochemical etching on the semiconductor substrate.
    • 在包括电解容器的蚀刻系统中执行的电化学蚀刻工艺，其中设置有电解槽，其中在其间限定有蚀刻溶液流动区域。 要蚀刻的半导体衬底和对电极分别安装在相对的壁表面上。 用于蚀刻溶液的流动流产生部分与蚀刻溶液流动区域分离形成，并且包括用于产生蚀刻溶液的流动流的装置。 流动流产生部分以蚀刻溶液流动方向大致平行于电解容器内的相对的壁表面的方式连接到蚀刻液流动区域。 在半导体衬底和对电极之间施加电位以在半导体衬底上实现电化学蚀刻。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
    • 8. 发明授权
      US5167778A Electrochemical etching method 失效
    • Electrochemical etching method
    • 电化学蚀刻法
    • US5167778A
    • 1992-12-01
    • US740521
    • 1991-08-05
    • Hiroyuki Kaneko , Makoto Uchiyama , Hidetoshi Nojiri , Norihiko Kiritani
    • Hiroyuki Kaneko , Makoto Uchiyama , Hidetoshi Nojiri , Norihiko Kiritani
    • G01L9/04 , C25F3/30 , G01L9/00 , H01L21/3063 , H01L29/84
    • H01L21/3063
    • An electrochemical etching method for producing semiconductor diaphragms from a semiconductor wafer comprised of a first semiconductor layer of a first conductivity type and a second semiconductor layer formed on the first semiconductor layer, the second semiconductor layer having a second conductivity type different than the first semiconductor layer. The semiconductor wafer is placed in an etching solution with respect to a counter-electrode immersed in the etching solution. The semiconductor wafer has a plurality of chips each of which includes at least one third semiconductor layer of the first conductivity type. The third semiconductor layer extends through the second semiconductor layer to the first semiconductor layer. A first positive potential is applied to the first and third semiconductor layers with respect to the counter-electrode. A second positive potential is applied to the second semiconductor layer with respect to the first semiconductor layer.
    • 一种用于从由第一导电类型的第一半导体层和形成在第一半导体层上形成的第二半导体层的半导体晶片制造半导体膜片的电化学蚀刻方法，所述第二半导体层具有不同于第一半导体层的第二导电类型 。 将半导体晶片相对于浸在蚀刻溶液中的对电极放置在蚀刻溶液中。 半导体晶片具有多个芯片，每个芯片包括至少一个第一导电类型的第三半导体层。 第三半导体层延伸穿过第二半导体层到第一半导体层。 第一和第三半导体层相对于反电极施加第一正电位。 第二正电位相对于第一半导体层施加到第二半导体层。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
每页展示10个专利
每页展示10个专利
每页展示20个专利
每页展示50个专利
每页展示100个专利

IPRDB

最新中国发明专利 最新美国发明专利 技术领域 专利库 专利分类库 国际专利分类库

热门服务

会员版试用 API 数据接口 找代理 知嘟嘟专利交易 排行榜 大学排行榜 专利百科

关于我们

平台介绍 战略合作 网站地图

友情链接

知嘟嘟专利交易 国家知识产权局 中国商标网

联系方式


©2019-2023 上海吉码数字技术有限公司 版权所有，并保留所有权利 沪ICP备20016256号-6 沪公网安备31011702005475号