专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

US20070106826A1 Method and computer system using PCI-Express 有权
标题翻译：使用PCI-Express的方法和计算机系统
公开(公告)号：US20070106826A1
公开(公告)日：2007-05-10
申请号：US11267498
申请日：2005-11-07
申请人： Peter Chia , Chad Tsai , Jiin Lai , Edward Su , Chih-Kuo Kao
发明人： Peter Chia , Chad Tsai , Jiin Lai , Edward Su , Chih-Kuo Kao
IPC分类号： G06F13/36
CPC分类号： G06F13/36
摘要： The present computing system using PCI-E architecture includes at least one first PCI-E port, a first port-arbiter, a first URD logic, a microprocessor, a DARD logic and a device arbiter. The first port-arbiter receives a data from the first PCI-E port. The first URD logic is coupled to said first port-arbiter. The first URD logic includes an onboard range table and a PCI-E device range table for detecting the data of onboard access or peer-to-peer access. The microprocessor receives and processes the data from the first URD logic for said onboard access. The DARD logic receives the data from the microprocessor. The DARD logic decodes a device range of a downstream request of the data. The device arbiter is coupled to the DARD logic and the first URD logic for dispatching the data to one of the first PCI-E port.
摘要翻译：使用PCI-E架构的本计算系统包括至少一个第一PCI-E端口，第一端口仲裁器，第一URD逻辑，微处理器，DARD逻辑和设备仲裁器。第一个端口仲裁器从第一个PCI-E端口接收数据。第一URD逻辑耦合到所述第一端口仲裁器。第一个URD逻辑包括板载范围表和PCI-E设备范围表，用于检测板上访问或对等访问的数据。微处理器接收并处理来自用于所述板载存取的第一URD逻辑的数据。 DARD逻辑从微处理器接收数据。 DARD逻辑解码数据的下游请求的设备范围。设备仲裁器耦合到DARD逻辑和第一个URD逻辑，用于将数据分配到第一个PCI-E端口之一。

2. 发明授权

US07594058B2 Chipset supporting a peripheral component interconnection express (PCI-E) architecture 有权
标题翻译：芯片组支持外围组件互连快速（PCI-E）架构
公开(公告)号：US07594058B2
公开(公告)日：2009-09-22
申请号：US11267498
申请日：2005-11-07
申请人： Peter Chia , Chad Tsai , Jiin Lai , Edward Su , Chih-Kuo Kao
发明人： Peter Chia , Chad Tsai , Jiin Lai , Edward Su , Chih-Kuo Kao
IPC分类号： G06F13/36
CPC分类号： G06F13/36
摘要： The present computing system using PCI-E architecture includes at least one first PCI-E port, a first port-arbiter, a first URD logic, a microprocessor, a DARD logic and a device arbiter. The first port-arbiter receives a data from the first PCI-E port. The first URD logic is coupled to said first port-arbiter. The first URD logic includes an onboard range table and a PCI-E device range table for detecting the data of onboard access or peer-to-peer access. The microprocessor receives and processes the data from the first URD logic for said onboard access. The DARD logic receives the data from the microprocessor. The DARD logic decodes a device range of a downstream request of the data. The device arbiter is coupled to the DARD logic and the first URD logic for dispatching the data to one of the first PCI-E port.
摘要翻译：使用PCI-E架构的本计算系统包括至少一个第一PCI-E端口，第一端口仲裁器，第一URD逻辑，微处理器，DARD逻辑和设备仲裁器。第一个端口仲裁器从第一个PCI-E端口接收数据。第一URD逻辑耦合到所述第一端口仲裁器。第一个URD逻辑包括板载范围表和PCI-E设备范围表，用于检测板上访问或对等访问的数据。微处理器接收并处理来自用于所述板载存取的第一URD逻辑的数据。 DARD逻辑从微处理器接收数据。 DARD逻辑解码数据的下游请求的设备范围。设备仲裁器耦合到DARD逻辑和第一个URD逻辑，用于将数据分配到第一个PCI-E端口之一。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式