会员体验
专利管家（专利管理）
工作空间（专利管理）
风险监控（情报监控）
数据分析（专利分析）
侵权分析（诉讼无效）
联系我们
交流群
官方交流：
QQ群： 891211   
微信请扫码    >>>
现在联系顾问~
下载
著录项
PDF全文
热词
    • 72. 发明申请
      US20050236624A1 Thin film transistor array substrate for liquid crystal display and method of fabricating the same 失效
    • Thin film transistor array substrate for liquid crystal display and method of fabricating the same
    • 用于液晶显示器的薄膜晶体管阵列基板及其制造方法
    • US20050236624A1
    • 2005-10-27
    • US11167155
    • 2005-06-28
    • Sang-Gab Kim , Mun-Pyo Hong
    • Sang-Gab Kim , Mun-Pyo Hong
    • G02F1/1368 , G02F1/136 , H01L21/3205 , H01L21/3213 , H01L21/336 , H01L21/768 , H01L21/77 , H01L21/84 , H01L23/52 , H01L27/12 , H01L29/45 , H01L29/49 , H01L29/786
    • H01L29/66765 , G02F2001/13629 , H01L27/124 , H01L29/456 , H01L29/4908
    • In a method of fabricating a thin film transistor array substrate, an aluminum-based conductive layer is deposited onto an insulating substrate, and patterned to form a gate line assembly. The gate line assembly includes gate lines, gate electrodes, and gate pads. A gate insulating layer is formed on the substrate with the gate line assembly. A semiconductor layer, and an ohmic contact layer are sequentially formed on the gate insulating layer. A double-layered conductive film with a chrome-based under-layer and an aluminum-based over-layer is deposited onto the substrate, and patterned to form a data line assembly. The data line assembly includes data lines crossing over the gate lines, source electrodes, drain electrodes, and data pads. The chrome-based under-layer of the conductive film is patterned through dry etching while using Cl2 or HCl as the dry etching gas. A protective layer is deposited onto the substrate, and patterned to thereby form contact holes exposing the drain electrodes, the gate pads, and the data pads. Indium zinc oxide is deposited onto the substrate, and patterned to thereby form pixel electrodes connected to the drain electrodes through the corresponding contact holes, and subsidiary gate and data pads connected to the gate and data pads through the corresponding contact holes.
    • 在制造薄膜晶体管阵列基板的方法中，将铝基导电层沉积到绝缘基板上，并被图案化以形成栅极线组件。 栅极线组件包括栅极线，栅电极和栅极焊盘。 在栅极线组件的基板上形成栅极绝缘层。 半导体层和欧姆接触层依次形成在栅绝缘层上。 将具有铬基底层和铝基超层的双层导电膜沉积到衬底上，并被图案化以形成数据线组件。 数据线组件包括跨越栅极线，源电极，漏电极和数据焊盘的数据线。 通过干蚀刻将导电膜的铬基底层图案化，同时使用Cl 2/2或HCl作为干蚀刻气体。 保护层沉积到衬底上，并被图案化，从而形成露出漏电极，栅极焊盘和数据焊盘的接触孔。 将铟锌氧化物沉积在衬底上，并被图案化，从而通过相应的接触孔形成连接到漏电极的像素电极，以及通过对应的接触孔连接到栅极和数据焊盘的辅助栅极和数据焊盘。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
    • 73. 发明授权
      US06696324B2 Contact structures of wirings and methods for manufacturing the same, and thin film transistor array panels including the same and methods for manufacturing the same 有权
    • Contact structures of wirings and methods for manufacturing the same, and thin film transistor array panels including the same and methods for manufacturing the same
    • 布线的接触结构及其制造方法，以及包括其的薄膜晶体管阵列面板及其制造方法
    • US06696324B2
    • 2004-02-24
    • US09751840
    • 2001-01-02
    • Mun-Pyo Hong , Sang-Gab Kim
    • Mun-Pyo Hong , Sang-Gab Kim
    • H01L2100
    • G02F1/1362 , G02F1/136286 , H01L27/124 , H01L27/1288 , H01L29/458
    • First, a conductive material made of aluminum-based material is deposited and patterned to form a gate wire including a gate line, a gate pad, and a gate electrode. A gate insulating layer is formed, and a semiconductor layer and an ohmic contact layer are sequentially formed. Next, a conductor layer including a lower layer of Cr and an upper layer of aluminum-based material is deposited and patterned to form a data wire include a data line intersecting the gate line, a source electrode, a drain electrode and a data pad. Then, a passivation layer is deposited and patterned to form contact holes exposing the drain electrode, the gate pad and the data pad, respectively. Next, an amorphous silicon layer is deposited, an annealing process is executed to form inter-layer reaction layers on the drain electrode, the gate pad and the data pad, which are exposed through the contact holes. Then, the amorphous silicon layer is removed. Next, IZO is deposited and patterned to form a pixel electrode, a redundant gate pad and a redundant data pad respectively and electrically connected to the drain electrode, the gate pad and the data pad via the inter-layer reaction layers.
    • 首先，将由铝基材料制成的导电材料沉积并图案化以形成包括栅极线，栅极焊盘和栅电极的栅极线。 形成栅绝缘层，依次形成半导体层和欧姆接触层。 接下来，沉积包括下层Cr的导体层和铝基材料的上层，并构图以形成包括与栅极线相交的数据线，源电极，漏电极和数据焊盘的数据线。 然后，沉积并图案化钝化层以形成分别暴露漏电极，栅极焊盘和数据焊盘的接触孔。 接下来，沉积非晶硅层，执行退火处理，以在漏电极，栅极焊盘和数据焊盘上形成通过接触孔露出的层间反应层。 然后，去除非晶硅层。 接下来，IZO被沉积和图案化以分别形成像素电极，冗余栅极焊盘和冗余数据焊盘，并经由层间反应层电连接到漏电极，栅极焊盘和数据焊盘。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
每页展示10个专利
每页展示10个专利
每页展示20个专利
每页展示50个专利
每页展示100个专利

IPRDB

最新中国发明专利 最新美国发明专利 技术领域 专利库 专利分类库 国际专利分类库

热门服务

会员版试用 API 数据接口 找代理 知嘟嘟专利交易 排行榜 大学排行榜 专利百科

关于我们

平台介绍 战略合作 网站地图

友情链接

知嘟嘟专利交易 国家知识产权局 中国商标网

联系方式


©2019-2023 上海吉码数字技术有限公司 版权所有，并保留所有权利 沪ICP备20016256号-6 沪公网安备31011702005475号