会员体验
专利管家（专利管理）
工作空间（专利管理）
风险监控（情报监控）
数据分析（专利分析）
侵权分析（诉讼无效）
联系我们
交流群
官方交流：
QQ群： 891211   
微信请扫码    >>>
现在联系顾问~
下载
著录项
PDF全文
热词
    • 63. 发明授权
      US07625797B2 Embedded NV memory and method of manufacturing the same 失效
    • Embedded NV memory and method of manufacturing the same
    • 嵌入式NV存储器及其制造方法
    • US07625797B2
    • 2009-12-01
    • US11848670
    • 2007-08-31
    • Jin Hyo Jung
    • Jin Hyo Jung
    • H01L21/336
    • H01L29/7881 , H01L21/28273 , H01L27/105 , H01L27/11519 , H01L27/11526 , H01L27/11546 , H01L29/42324 , H01L29/7887
    • Disclosed in a non-volatile (NV) memory device and a method of manufacturing the same. The method includes forming transistor and EEPROM regions by implanting first and second conductive impurity ions into a semiconductor substrate, depositing a gate oxide on an entire surface of the semiconductor substrate, forming a first gate poly on the EEPROM region, removing the gate oxide not below the first gate poly, forming a logic gate oxide, a tunnel oxide and a coupling oxide, forming a logic gate poly on the transistor region and a second gate poly on a sidewall of the first gate poly, forming source/drain extension regions by implanting first and second conductive impurity ions, forming a sidewall spacer on the logic gate poly and the second gate poly, and forming a silicide on the source, drain and logic gate poly of the transistor region.
    • 公开在非易失性（NV）存储器件及其制造方法中。 该方法包括通过将第一和第二导电杂质离子注入到半导体衬底中形成晶体管和EEPROM区域，在半导体衬底的整个表面上沉积栅极氧化物，在EEPROM区域上形成第一栅极多晶硅，去除不在下面的栅极氧化物 形成逻辑栅极氧化物的第一栅极，隧道氧化物和耦合氧化物，在晶体管区域上形成逻辑栅极多晶硅，在第一栅极多孔的侧壁上形成第二栅极聚合物，通过注入形成源极/漏极延伸区域 第一和第二导电杂质离子，在逻辑门多晶硅和第二栅极poly上形成侧壁间隔物，并在晶体管区域的源极，漏极和逻辑门极上形成硅化物。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
    • 64. 发明授权
      US07622764B2 Semiconductor device and fabricating method thereof 有权
    • Semiconductor device and fabricating method thereof
    • 半导体器件及其制造方法
    • US07622764B2
    • 2009-11-24
    • US11026972
    • 2004-12-30
    • Jin Hyo Jung
    • Jin Hyo Jung
    • H01L29/788
    • H01L29/66825 , H01L21/28273 , H01L29/42336 , H01L29/7885 , H01L29/7887
    • Semiconductor devices and a fabricating method therefore are disclosed. One example method includes forming a buffer oxide layer and a buffer nitride layer on the top surface of a semiconductor substrate; forming a photoresist pattern on the pad nitride layer and forming a trench by etching the buffer nitride layer, the buffer oxide layer and the semiconductor substrate by a predetermined etch using the photoresist pattern as a mask; forming sidewall floating gates on the lateral faces of the trench; depositing polysilicon on the entire surface of the resulting structure; forming a gate electrode by patterning the polysilicon of the resulting structure; removing the buffer nitride layer and forming a poly oxide layer on the exposed part of the polysilicon of the gate electrode; forming source/drain regions by implanting impurities into the predetermined part of the resulting structure; injecting electric charges into the sidewall floating gates; and forming spacers on the lateral faces of the sidewall floating gates and the gate electrode.
    • 因此公开了半导体器件和制造方法。 一种示例性方法包括在半导体衬底的顶表面上形成缓冲氧化物层和缓冲氮化物层; 通过使用光致抗蚀剂图案作为掩模通过预定蚀刻蚀刻缓冲氮化物层，缓冲氧化物层和半导体衬底，在衬垫氮化物层上形成光致抗蚀剂图案并形成沟槽; 在沟槽的侧面上形成侧壁浮动栅极; 在所得结构的整个表面上沉积多晶硅; 通过对所得结构的多晶硅进行构图来形成栅电极; 去除所述缓冲氮化物层并在所述栅电极的所述多晶硅的暴露部分上形成多晶氧化物层; 通过将杂质注入到所得结构的预定部分中来形成源极/漏极区域; 将电荷注入侧壁浮动门; 以及在侧壁浮动栅极和栅极电极的侧面上形成间隔物。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
    • 70. 发明授权
      US07589027B2 Method of manufacturing semiconductor device 失效
    • Method of manufacturing semiconductor device
    • 制造半导体器件的方法
    • US07589027B2
    • 2009-09-15
    • US11616049
    • 2006-12-26
    • Young Seong Lee
    • Young Seong Lee
    • H01L21/31 , H01L21/469
    • H01L21/823462 , H01L21/3144
    • Provided is a method of manufacturing a semiconductor device. A first gate oxide layer is formed on a semiconductor substrate in which a core region and an input/output region are defined. The first gate oxide layer of the core region is selectively removed, and a second gate oxide layer is formed under the first gate oxide layer of the input/output region and on the semiconductor substrate of the core region. Nitrogen annealing is performed to form a nitrogen-rich oxide layer under the second gate oxide layer. An additional thermal process is performed to diffuse nitrogen segregated on an interface between the first gate oxide layer and the second gate oxide layer of the input/output region to a surface of the semiconductor substrate. Impurities generated during the additional thermal process are discharged to the outside.
    • 提供一种制造半导体器件的方法。 在其中限定了核心区域和输入/输出区域的半导体衬底上形成第一栅极氧化物层。 选择性地去除芯区域的第一栅极氧化物层，并且在输入/输出区域的第一栅极氧化物层和核心区域的半导体衬底之下形成第二栅极氧化物层。 进行氮退火以在第二栅极氧化物层下方形成富氮氧化物层。 进行另外的热处理以将分离在输入/输出区域的第一栅极氧化物层和第二栅极氧化物层之间的界面上的氮扩散到半导体衬底的表面。 在额外的热处理过程中产生的杂质排放到外部。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
每页展示10个专利
每页展示10个专利
每页展示20个专利
每页展示50个专利
每页展示100个专利

IPRDB

最新中国发明专利 最新美国发明专利 技术领域 专利库 专利分类库 国际专利分类库

热门服务

会员版试用 API 数据接口 找代理 知嘟嘟专利交易 排行榜 大学排行榜 专利百科

关于我们

平台介绍 战略合作 网站地图

友情链接

知嘟嘟专利交易 国家知识产权局 中国商标网

联系方式


©2019-2023 上海吉码数字技术有限公司 版权所有，并保留所有权利 沪ICP备20016256号-6 沪公网安备31011702005475号