会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 7. 发明专利
    • 功率閘控裝置及方法
    • 功率闸控设备及方法
    • TW201729539A
    • 2017-08-16
    • TW105125839
    • 2016-08-12
    • 高通公司QUALCOMM INCORPORATED
    • 金 正丕KIM, JUNG PILL金嵩瑞KIM, SUNGRYUL金泰煥KIM, TAEHYUN
    • H03K17/687H03K17/693
    • H03K17/6871H03K17/693H03K19/0016
    • 本發明揭示一種裝置,該裝置包括一第一電力軌及一第二電力軌。該第二電力軌之一第二電壓係自該第一電力軌之一第一電壓獲得。該裝置包括一功率閘控電路,該功率閘控電路包括一連接於該第一電力軌與該第二電力軌之間的切換裝置。該功率閘控電路進一步包括一與該切換裝置並聯連接於該第一電力軌與該第二電力軌之間的箝位二極體。該裝置進一步包括一包括一第一反相器及一第二反相器之邏輯電路。該第一反相器包括一第一電晶體且該第二反相器包括一第一電晶體。該第一反相器之該第一電晶體之一源極/汲極端子直接耦接至該第一電力軌,且該第二反相器之該第一電晶體之一源極/汲極端子直接耦接至該第二電力軌。
    • 本发明揭示一种设备,该设备包括一第一电力轨及一第二电力轨。该第二电力轨之一第二电压系自该第一电力轨之一第一电压获得。该设备包括一功率闸控电路,该功率闸控电路包括一连接于该第一电力轨与该第二电力轨之间的切换设备。该功率闸控电路进一步包括一与该切换设备并联连接于该第一电力轨与该第二电力轨之间的箝位二极管。该设备进一步包括一包括一第一反相器及一第二反相器之逻辑电路。该第一反相器包括一第一晶体管且该第二反相器包括一第一晶体管。该第一反相器之该第一晶体管之一源极/汲极端子直接耦接至该第一电力轨,且该第二反相器之该第一晶体管之一源极/汲极端子直接耦接至该第二电力轨。
    • 9. 发明专利
    • 具有可選擇的命中及/或多命中偵測之混合式動態-靜態編碼器
    • 具有可选择的命中及/或多命中侦测之混合式动态-静态编码器
    • TW201440428A
    • 2014-10-16
    • TW103104143
    • 2014-02-07
    • 高通公司QUALCOMM INCORPORATED
    • 霍夫 大衛 保羅HOFF, DAVID PAUL黛拉 羅法 崔西ADELLA ROVA, TRACEY A.馬爾茲洛夫 傑森 菲利浦MARTZLOFF, JASON PHILIP
    • H03K17/62H03K17/693H03M7/30
    • G11C15/04G06F7/74G11C15/043H03K19/0013
    • 本文所描述之混合式動態-靜態編碼器可組合動態及靜態結構及邏輯設計特徵,該等動態及靜態結構及邏輯設計特徵策略上分割動態網及邏輯以實質上消除冗餘且藉此在具有一等效邏輯延遲的情況下提供相對於一完全動態編碼器之區域節省、電力節省及洩漏節省。舉例而言,該混合式動態-靜態編碼器可包括相同的頂部半部及底部半部,該頂部半部及該底部半部可經組合以產生最終經編碼索引輸出、命中輸出及多命中輸出。每一編碼器半部可將一動態網用於每一索引位元,其中與一搜尋鍵匹配之列被加圓點。若一列已被加圓點以指示該列與該搜尋鍵匹配,則與其相關聯的該等動態網可經評估以反映與該列相關聯之索引。因此,該混合式動態-靜態編碼器可具有一縮減之較小動態網集合,其充分利用橫越索引動態網、命中動態網及多命中動態網之冗餘下拉結構。
    • 本文所描述之混合式动态-静态编码器可组合动态及静态结构及逻辑设计特征,该等动态及静态结构及逻辑设计特征策略上分割动态网及逻辑以实质上消除冗余且借此在具有一等效逻辑延迟的情况下提供相对于一完全动态编码器之区域节省、电力节省及泄漏节省。举例而言,该混合式动态-静态编码器可包括相同的顶部半部及底部半部,该顶部半部及该底部半部可经组合以产生最终经编码索引输出、命中输出及多命中输出。每一编码器半部可将一动态网用于每一索引比特,其中与一搜索键匹配之列被加圆点。若一列已被加圆点以指示该列与该搜索键匹配,则与其相关联的该等动态网可经评估以反映与该列相关联之索引。因此,该混合式动态-静态编码器可具有一缩减之较小动态网集合,其充分利用横越索引动态网、命中动态网及多命中动态网之冗余下拉结构。
    • 10. 发明专利
    • 電壓擺幅分解電路與方法
    • 电压摆幅分解电路与方法
    • TW201338415A
    • 2013-09-16
    • TW101146343
    • 2012-12-10
    • 台灣積體電路製造股份有限公司TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
    • 詹豪傑ZHAN, HAO JIE余宗欣YU, TSUNG HSIN
    • H03K17/693H03K5/003
    • H03K3/356113
    • 一種電壓擺幅分解電路包括第一與第二箝位電路與一保護電路。上述第一箝位電路用以當電壓擺幅分解電路之一輸入節點具有高於第一電壓位準之電壓時,箝制上述第一箝位電路之一輸出節點於一第一電壓位準。上述第二箝位電路用以當上述輸入節點電壓低於第二電壓位準時,箝制上述第二箝位電路之一輸出節點於高於第一位準之第二電壓位準。上述保護電路耦接至第一與第二箝位電路之輸出節點,且用以選擇性設置上述保護電路之一輸出節點至第一或第二電壓位準。上述第一與第二箝位電路經由上述保護電路之上述輸出節點耦接在一起。
    • 一种电压摆幅分解电路包括第一与第二箝位电路与一保护电路。上述第一箝位电路用以当电压摆幅分解电路之一输入节点具有高于第一电压位准之电压时,箝制上述第一箝位电路之一输出节点于一第一电压位准。上述第二箝位电路用以当上述输入节点电压低于第二电压位准时,箝制上述第二箝位电路之一输出节点于高于第一位准之第二电压位准。上述保护电路耦接至第一与第二箝位电路之输出节点,且用以选择性设置上述保护电路之一输出节点至第一或第二电压位准。上述第一与第二箝位电路经由上述保护电路之上述输出节点耦接在一起。