专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TWI679743B 積體電路、半導體裝置及形成積體電路的方法有权
简体标题：集成电路、半导体设备及形成集成电路的方法
公开(公告)号：TWI679743B
公开(公告)日：2019-12-11
申请号：TW107129274
申请日：2018-08-22
申请人：台灣積體電路製造股份有限公司 , TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：陳致霖 , CHEN, CHIH-LIN , 劉欽洲 , LIU, CHIN-CHOU , 張豐願 , CHANG, FONG-YUAN , 李惠宇 , LEE, HUI-YU , 黃博祥 , HUANG, PO-HSIANG
IPC分类号： H01L23/525 , H01L27/01

2. 发明专利

TWI667689B 基板洗淨方法及基板洗淨裝置有权
简体标题：基板洗净方法及基板洗净设备
公开(公告)号：TWI667689B
公开(公告)日：2019-08-01
申请号：TW107127778
申请日：2018-08-09
申请人：日商斯庫林集團股份有限公司 , SCREEN HOLDINGS CO., LTD.
发明人：吉田幸史 , YOSHIDA, YUKIFUMI
IPC分类号： H01L21/02 , H01L27/01 , H01L21/67 , G03F7/42 , B08B3/08 , C11D7/50

3. 发明专利

TW201907037A 選擇性膜成長之原子層沉積之方法审中-公开
简体标题：选择性膜成长之原子层沉积之方法
公开(公告)号：TW201907037A
公开(公告)日：2019-02-16
申请号：TW107121473
申请日：2018-06-22
申请人：德商馬克專利公司 , MERCK PATENT GMBH
发明人：勒罕強-瑟巴斯堤案 , LEHN, JEAN-SEBASTIEN , 得茲拉察爾斯 , DEZELAH, CHARLES , 伍德洛夫傑可布 , WOODRUFF, JACOB
IPC分类号： C23C16/08 , C23C16/455 , H01L27/01
摘要：提供藉由原子層沉積來形成含金屬膜之方法。該等方法包含在充分條件下將含金屬錯合物、吹掃氣體及共反應物遞送至第一基板，從而使該含金屬膜選擇性成長於該第一基板之至少一部分上。
简体摘要：提供借由原子层沉积来形成含金属膜之方法。该等方法包含在充分条件下将含金属错合物、吹扫气体及共反应物递送至第一基板，从而使该含金属膜选择性成长于该第一基板之至少一部分上。

4. 发明专利

TW201903847A 含有鉬之低電阻係數膜审中-公开
简体标题：含有钼之低电阻系数膜
公开(公告)号：TW201903847A
公开(公告)日：2019-01-16
申请号：TW107112210
申请日：2018-04-10
申请人：美商蘭姆研究公司 , LAM RESEARCH CORPORATION
发明人：湯貝爾思魯提維克 , THOMBARE, SHRUTI VIVEK , 胡瑪雲拉許納 , HUMAYUN, RAASHINA , 丹納克米歇爾 , DANEK, MICHAL , 黎照健 , LAI, CHIUKIN STEVEN , 柯林斯約書亞 , COLLINS, JOSHUA , 班諾爾克漢娜 , BAMNOLKER, HANNA , 甘迺迪格里芬約翰 , KENNEDY, GRIFFIN JOHN , 巴特爾戈倫 , BUTAIL, GORUN , 凡克林帕派崔克 , VAN CLEEMPUT, PATRICK
IPC分类号： H01L21/20 , H01L21/324 , H01L27/01
摘要：本文提供用於邏輯和記憶體應用的低電阻係數金屬化堆疊結構及相關的製造方法。在一些實施方式中，該方法涉及在基板上提供含鎢（W）層；及在含W層上沉積含鉬（Mo）層。在一些實施方式中，該方法涉及將含Mo層直接沉積在介電質或氮化鈦（TiN）基板上而沒有中介的含W層。
简体摘要：本文提供用于逻辑和内存应用的低电阻系数金属化堆栈结构及相关的制造方法。在一些实施方式中，该方法涉及在基板上提供含钨（W）层；及在含W层上沉积含钼（Mo）层。在一些实施方式中，该方法涉及将含Mo层直接沉积在介电质或氮化钛（TiN）基板上而没有中介的含W层。

5. 发明专利

TWI610417B 薄膜電阻元件及其製造方法有权
简体标题：薄膜电阻组件及其制造方法
公开(公告)号：TWI610417B
公开(公告)日：2018-01-01
申请号：TW105132032
申请日：2016-10-04
申请人：新唐科技股份有限公司 , NUVOTON TECHNOLOGY CORPORATION
发明人：溫文瑩 , WEN, WEN YING , 趙基宏 , CHAO, CHI HUNG , 蔡政原 , TSAI, CHENG YUAN
IPC分类号： H01L27/01

6. 发明专利

TW201727869A 薄膜電阻器、半導體元件及其製造方法审中-公开
简体标题：薄膜电阻器、半导体组件及其制造方法
公开(公告)号：TW201727869A
公开(公告)日：2017-08-01
申请号：TW105101490
申请日：2016-01-19
申请人：新唐科技股份有限公司 , NUVOTON TECHNOLOGY CORPORATION
发明人：陳魯夫 , SURESH, VINAY , 陳柏安 , CHEN, PO-AN
IPC分类号： H01L27/06 , H01L27/01 , H01L21/77
摘要：一種具有薄膜電阻器的半導體元件，其包括具有第一區與第二區的基底。第二區配置有至少一金氧半場效電晶體。第一區包括多個第一導體結構、第一介電層、電阻層、第二介電層以及多個接觸窗。第一導體結構位於第一區的基底上。第一介電層覆蓋第一導體結構，以電性隔離第一導體結構。電阻層位於第一介電層上。第二介電層位於電阻層上。接觸窗至少貫穿第二介電層，並分別與電阻層電性連接。
简体摘要：一种具有薄膜电阻器的半导体组件，其包括具有第一区与第二区的基底。第二区配置有至少一金氧半场效应管。第一区包括多个第一导体结构、第一介电层、电阻层、第二介电层以及多个接触窗。第一导体结构位于第一区的基底上。第一介电层覆盖第一导体结构，以电性隔离第一导体结构。电阻层位于第一介电层上。第二介电层位于电阻层上。接触窗至少贯穿第二介电层，并分别与电阻层电性连接。

7. 发明专利

TW201626550A 半導體裝置及電子裝置审中-公开
简体标题：半导体设备及电子设备
公开(公告)号：TW201626550A
公开(公告)日：2016-07-16
申请号：TW104136754
申请日：2015-11-06
申请人：半導體能源研究所股份有限公司 , SEMICONDUCTOR ENERGY LABORATORY CO., LTD.
发明人：野田耕生 , NODA, KOSEI
IPC分类号： H01L27/118 , H01L27/01 , H01L27/02
CPC分类号： H01L29/7869 , H01L21/8258 , H01L27/0688 , H01L27/1156 , H01L27/1207 , H01L27/1225 , H01L27/1255 , H01L28/90 , H01L29/41733 , H01L29/42384 , H01L29/785 , H01L29/78603 , H01L29/78696
摘要：本發明的一個實施方式的目的是提供一種適合於微型化和高密度化的半導體裝置。本發明的一個實施方式包括具有凸部的第一電極、凸部上的第一絕緣體、覆蓋第一電極及第一絕緣體的第二絕緣體以及第二絕緣體上的第二電極，第二電極包括隔著第一絕緣體及第二絕緣體與第一電極重疊的第一區域以及隔著第二絕緣體與第一電極重疊的第二區域，第二電極的周邊部設置在第一區域中。
简体摘要：本发明的一个实施方式的目的是提供一种适合于微型化和高密度化的半导体设备。本发明的一个实施方式包括具有凸部的第一电极、凸部上的第一绝缘体、覆盖第一电极及第一绝缘体的第二绝缘体以及第二绝缘体上的第二电极，第二电极包括隔着第一绝缘体及第二绝缘体与第一电极重叠的第一区域以及隔着第二绝缘体与第一电极重叠的第二区域，第二电极的周边部设置在第一区域中。

8. 发明专利

TW201606995A 用於積體電路之柱狀電阻結構审中-公开
简体标题：用于集成电路之柱状电阻结构
公开(公告)号：TW201606995A
公开(公告)日：2016-02-16
申请号：TW104114889
申请日：2015-05-11
申请人：英特爾股份有限公司 , INTEL CORPORATION
发明人：李呈光 , LEE, CHEN GUAN , 賀菲斯瓦力德 , HAFEZ, WALID M. , 簡嘉弘 , JAN, CHIA-HONG
IPC分类号： H01L27/118 , H01L27/01 , H01L27/02 , H01L21/82
CPC分类号： H01L28/20 , H01L21/8234 , H01L23/66 , H01L27/0629 , H01L27/0738 , H01L28/24 , H01L29/785
摘要：提出一種包括設置於一基板之表面上之柱狀電阻的積體電路結構、以及用以形成上述電阻連同在基板上方製造電晶體的製造技術。遵循本文之實施例，可能藉由定向電阻長度正交於基板表面來實現一種小型電阻佔用面積。在實施例中，垂直電阻柱子係設置於一導電跡線的一第一端上方，一第一電阻接點更設置於柱子上，且一第二電阻接點係設置於一導電跡線的一第二端上以呈現實質上獨立於電阻值的電阻佔用面積。一電阻柱子之形成可能藉由同時地形成電阻柱子與出於一相同材料(如多晶矽)的犧牲閘極來與一取代型閘極電晶體製程整合。柱狀電阻接點可能也與一或更多電晶體接點同時地形成。
简体摘要：提出一种包括设置于一基板之表面上之柱状电阻的集成电路结构、以及用以形成上述电阻连同在基板上方制造晶体管的制造技术。遵循本文之实施例，可能借由定向电阻长度正交于基板表面来实现一种小型电阻占用面积。在实施例中，垂直电阻柱子系设置于一导电迹线的一第一端上方，一第一电阻接点更设置于柱子上，且一第二电阻接点系设置于一导电迹线的一第二端上以呈现实质上独立于电阻值的电阻占用面积。一电阻柱子之形成可能借由同时地形成电阻柱子与出于一相同材料(如多晶硅)的牺牲闸极来与一取代型闸极晶体管制程集成。柱状电阻接点可能也与一或更多晶体管接点同时地形成。

9. 发明专利

TWI470766B 晶片結構、晶圓結構以及晶片製程有权
简体标题：芯片结构、晶圆结构以及芯片制程
公开(公告)号：TWI470766B
公开(公告)日：2015-01-21
申请号：TW098107682
申请日：2009-03-10
申请人：日月光半導體製造股份有限公司 , ADVANCED SEMICONDUCTOR ENGINEERING, INC.
发明人：彭勝揚 , PENG, SHENG YANG
IPC分类号： H01L27/01 , H01L21/70 , H01L21/31
CPC分类号： H01L23/58 , H01L21/78 , H01L23/481 , H01L2924/0002 , H01L2924/00

10. 发明专利

TW201349269A 積層晶片電子元件、用於嵌裝該積層晶片電子元件之板體，及其封裝單元审中-公开
简体标题：积层芯片电子组件、用于嵌装该积层芯片电子组件之板体，及其封装单元
公开(公告)号：TW201349269A
公开(公告)日：2013-12-01
申请号：TW101132127
申请日：2012-09-04
申请人：三星電機股份有限公司 , SAMSUNG ELECTRO-MECHANICS CO., LTD.
发明人：安永圭 , AHN, YOUNG GHYU , 朴珉哲 , PARK, MIN CHEOL , 金斗永 , KIM, DOO YOUNG , 朴祥秀 , PARK, SANG SOO
IPC分类号： H01G4/33 , H01G4/30 , H01R13/6466 , H01L27/01
CPC分类号： H01G4/30 , B65B9/04 , B65B15/04 , H01G2/065 , H01G4/012 , H01G4/12 , H05K1/181 , H05K2201/10015
摘要：一種積層晶片電子元件包括：包含內部電極及介電層之陶瓷體；形成第一及第二外部電極，以長度方向包覆該陶瓷體兩端部位；主動層，其中，該內部電極係以相對方式予以設置在該主動層中，而該介電層係插置於該內部電極之間以形成電容；在該主動層之上部位及下部位，以厚度方向形成上包覆層及下包覆層，該下包覆層具有大於該上包覆層之厚度；以及與電容形成無關而設置於該下包覆層內之附加電極層。
简体摘要：一种积层芯片电子组件包括：包含内部电极及介电层之陶瓷体；形成第一及第二外部电极，以长度方向包覆该陶瓷体两端部位；主动层，其中，该内部电极系以相对方式予以设置在该主动层中，而该介电层系插置于该内部电极之间以形成电容；在该主动层之上部位及下部位，以厚度方向形成上包覆层及下包覆层，该下包覆层具有大于该上包覆层之厚度；以及与电容形成无关而设置于该下包覆层内之附加电极层。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式