专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TW201535979A 主時脈高精度振盪器审中-公开
简体标题：主时脉高精度振荡器
公开(公告)号：TW201535979A
公开(公告)日：2015-09-16
申请号：TW103141248
申请日：2014-11-27
申请人：微晶片科技公司 , MICROCHIP TECHNOLOGY INCORPORATED
发明人：迪佛菲利浦 , DEVAL, PHILIPPE , 貝利尼卡伯爾 , BELLINI, GABRIELE , 比瑟優克斯派屈克 , BESSEUX, PATRICK , 馬西里法蘭西斯柯 , MAZZILLI, FRANCESCO
IPC分类号： H03K4/48 , H03K4/56 , H03K4/58
CPC分类号： H03L7/085 , H03L1/00 , H03L7/081 , H03L7/089 , H03L7/093 , H03L7/097 , H03L7/099
摘要：本發明揭示一種時脈振盪器，其包含：一高速振盪器，其產生一高速時脈信號且包括一數位修整功能；一計數器，其在一時脈輸入處接收該高速時脈信號；一時基，其具有一低漂移且控制該計數器，其中該計數器產生一參考值與一計數器值之間的一差；及一數位積分器，其接收該差值且對該高速振盪器提供修整資料。
简体摘要：本发明揭示一种时脉振荡器，其包含：一高速振荡器，其产生一高速时脉信号且包括一数码修整功能；一计数器，其在一时脉输入处接收该高速时脉信号；一时基，其具有一低漂移且控制该计数器，其中该计数器产生一参考值与一计数器值之间的一差；及一数码积分器，其接收该差值且对该高速振荡器提供修整数据。

2. 发明专利

TW201346297A 半導體積體電路审中-公开
简体标题：半导体集成电路
公开(公告)号：TW201346297A
公开(公告)日：2013-11-16
申请号：TW102108713
申请日：2013-03-12
申请人：瑞薩電子股份有限公司 , RENESAS ELECTRONICS CORPORATION
发明人：多木良孝 , TAKI, YOSHITAKA
IPC分类号： G01R31/28 , G06F1/04 , H01L27/04
CPC分类号： H03L7/089 , H03L7/183
摘要：本發明之課題係於中心擴展之SSCG中，一方面抑制由診斷電路產生之雜訊所致之對SSCG輸出之時脈頻率之影響，並正確地診斷向上擴展側之動作狀態與向下擴展側之動作狀態。本發明係將以所輸入之基準時脈之頻率倍增特定之數倍後之頻率為中心而產生中心擴展之調變時脈之SSCG，構成為包含具有相位比較器、VCO、分頻器、及分頻比調變電路之調變電路。分頻比調變電路係將分頻比以特定倍增數為中心於較大側及較小側進行調變而供給至分頻器，並將該大小關係作為擴散方向識別訊號輸出。診斷電路包含計數調變時脈之計數器，且基於擴散方向識別訊號，在向上擴展側或向下擴展側之期間內進行計數動作。基於特定期間內計數之值，例如診斷有無故障等之SSCG之動作狀態。
简体摘要：本发明之课题系于中心扩展之SSCG中，一方面抑制由诊断电路产生之噪声所致之对SSCG输出之时钟频率之影响，并正确地诊断向上扩展侧之动作状态与向下扩展侧之动作状态。本发明系将以所输入之基准时脉之频率倍增特定之数倍后之频率为中心而产生中心扩展之调制时脉之SSCG，构成为包含具有相位比较器、VCO、分频器、及分频比调制电路之调制电路。分频比调制电路系将分频比以特定倍增数为中心于较大侧及较小侧进行调制而供给至分频器，并将该大小关系作为扩散方向识别信号输出。诊断电路包含计数调制时脉之计数器，且基于扩散方向识别信号，在向上扩展侧或向下扩展侧之期间内进行计数动作。基于特定期间内计数之值，例如诊断有无故障等之SSCG之动作状态。

3. 发明专利

TW201223162A 包含用於減少鎖定時間之機制之延遲鎖定迴路 DELAY LOCKED LOOP INCLUDING A MECHANISM FOR REDUCING LOCK TIME 审中-公开
简体标题：包含用于减少锁定时间之机制之延迟锁定回路 DELAY LOCKED LOOP INCLUDING A MECHANISM FOR REDUCING LOCK TIME
公开(公告)号：TW201223162A
公开(公告)日：2012-06-01
申请号：TW100136819
申请日：2011-10-11
申请人：蘋果公司
发明人：崔維迪普拉迪波R , 凡凱內爾文森R
IPC分类号： H03L
CPC分类号： H03L7/0816 , H03L7/0818 , H03L7/089 , H03L7/10
摘要：一種延遲鎖定迴路(DLL)包含經組態以提供一參考時脈之一延遲版本作為一回饋時脈的一延遲線。該DLL亦包含一相位偵測器，該相位偵測器可提供指示與該延遲線相關聯之一延遲的改變之一輸出信號。該DLL亦可包含一步進大小控制器，該步進大小控制器回應於偵測到指示延遲之第一改變之輸出信號而提供對應於第一步進大小之步進大小指示，且回應於偵測到指示延遲之第二改變之輸出信號而提供對應於小於該第一步進大小之第二步進大小的步進大小指示。
简体摘要：一种延迟锁定回路(DLL)包含经组态以提供一参考时脉之一延迟版本作为一回馈时脉的一延迟线。该DLL亦包含一相位侦测器，该相位侦测器可提供指示与该延迟线相关联之一延迟的改变之一输出信号。该DLL亦可包含一步进大小控制器，该步进大小控制器回应于侦测到指示延迟之第一改变之输出信号而提供对应于第一步进大小之步进大小指示，且回应于侦测到指示延迟之第二改变之输出信号而提供对应于小于该第一步进大小之第二步进大小的步进大小指示。

4. 发明专利

TWI361568B 延遲鎖定迴路與提供充電信號給該迴路之充電泵的方法 DELAY-LOCKED LOOP AND A METHOD FOR PROVIDING CHARGE SIGNAL TO A CHARGE PUMP OF THE SAME 有权
简体标题：延迟锁定回路与提供充电信号给该回路之充电泵的方法 DELAY-LOCKED LOOP AND A METHOD FOR PROVIDING CHARGE SIGNAL TO A CHARGE PUMP OF THE SAME
公开(公告)号：TWI361568B
公开(公告)日：2012-04-01
申请号：TW097103331
申请日：2008-01-29
申请人：摩賽德科技股份有限公司
发明人：梅輝同 , 布魯斯米勒
IPC分类号： H03L
CPC分类号： H03K5/14 , H03K5/135 , H03K2005/00286 , H03L7/0812 , H03L7/085 , H03L7/089 , H03L7/0891 , H03L7/0898
摘要：本案有關於延遲鎖定迴路(DLL)及鎖相迴路(PLL)中之相移。在DLL或PLL中之充電泵包含並聯連接至輸出節點的一電容。一次電流切換電路以流出電流充電該電容並以一電流流入(current sink)放電該電容。一補充流出電路流出一具有一大小範圍的正相移產生電流。該正相移產生電流之大小係至少一流出選擇信號所決定。一補充流入電路用以發出一具有一大小範圍之負相移產生電流。該負相移產生電流之大小係由至少一流入選擇信號所決定。
简体摘要：本案有关于延迟锁定回路(DLL)及锁相回路(PLL)中之相移。在DLL或PLL中之充电泵包含并联连接至输出节点的一电容。一次电流切换电路以流出电流充电该电容并以一电流流入(current sink)放电该电容。一补充流出电路流出一具有一大小范围的正相移产生电流。该正相移产生电流之大小系至少一流出选择信号所决定。一补充流入电路用以发出一具有一大小范围之负相移产生电流。该负相移产生电流之大小系由至少一流入选择信号所决定。

5. 发明专利

TW201005510A 用以傳送及接收複數個資料位元的裝置與方法 APPARATUS AND METHOD FOR TRANSMITTING AND RECEIVING DATA BITS 审中-公开
简体标题：用以发送及接收复数个数据比特的设备与方法 APPARATUS AND METHOD FOR TRANSMITTING AND RECEIVING DATA BITS
公开(公告)号：TW201005510A
公开(公告)日：2010-02-01
申请号：TW098109295
申请日：2009-03-20
申请人：安南帕斯公司
发明人：李龍宰
IPC分类号： G06F
CPC分类号： H04L7/033 , H03L7/0812 , H03L7/089 , H03L7/0995 , H04L7/0066 , H04L7/0083 , H04L25/45 , H04L25/4904
摘要：本發明係為一種用以傳送及傳輸複數個資料位元的裝置與方法。該裝置包括一傳輸器，係配置以產生相應該資料位元之一傳輸信號，該傳輸信號並具有一週期轉變；一資料線，係配置以傳輸所產生的該傳輸信號；及一接受器，係配置以產生一接收時脈信號，該接收時脈信號係從經由該資料線而傳輸的該傳輸信號之週期轉變而來，依據所產生的該接收時脈信號取樣該傳輸信號以回復該等資料位元。因此，可傳輸時脈資訊而無須從該資料線分離之一時脈線。
简体摘要：本发明系为一种用以发送及传输复数个数据比特的设备与方法。该设备包括一传输器，系配置以产生相应该数据比特之一传输信号，该传输信号并具有一周期转变；一数据线，系配置以传输所产生的该传输信号；及一接受器，系配置以产生一接收时脉信号，该接收时脉信号系从经由该数据线而传输的该传输信号之周期转变而来，依据所产生的该接收时脉信号采样该传输信号以回复该等数据比特。因此，可传输时脉信息而无须从该数据线分离之一时脉线。

6. 发明专利

TW200843355A 控制混頻控制振盪器的電路與方法及其時脈資料回復電路 CIRCUIT AND METHOD FOR CONTROLLING MIXED MODE CONTROLLED OSCILLATOR AND CDR CIRCUIT USING THE SAME 审中-公开
简体标题：控制混频控制振荡器的电路与方法及其时脉数据回复电路 CIRCUIT AND METHOD FOR CONTROLLING MIXED MODE CONTROLLED OSCILLATOR AND CDR CIRCUIT USING THE SAME
公开(公告)号：TW200843355A
公开(公告)日：2008-11-01
申请号：TW097113004
申请日：2008-04-10
申请人：聯發科技股份有限公司 MEDIATEK INC.
发明人：汪炳穎 WANG, PING YING , 趙冠華 CHAO, KUAN HUA , 蔡政宏 TSAI, JENG HORNG
IPC分类号： H03L
CPC分类号： H03L9/00 , H03K3/0315 , H03K5/133 , H03K2005/00032 , H03K2005/00071 , H03K2005/00195 , H03K2005/00234 , H03L7/089 , H03L7/0891 , H03L7/0995 , H03L7/113 , H04L7/033
摘要：一種控制一混頻控制振盪器的電路,該電路包括一電荷泵浦以及一數位回路濾波器,該電荷泵浦耦接至該混頻控制振盪器,該電荷泵浦接收一上/下信號並送出一電流信號至該混頻控制振盪器,該數位回路濾波器接收該上/下信號並產生一數位碼信號給該混頻控制振盪器,該混頻控制振盪器的輸出頻率被該電流信號與該數位碼信號控制。
简体摘要：一种控制一混频控制振荡器的电路,该电路包括一电荷泵浦以及一数码回路滤波器,该电荷泵浦耦接至该混频控制振荡器,该电荷泵浦接收一上/下信号并送出一电流信号至该混频控制振荡器,该数码回路滤波器接收该上/下信号并产生一数码码信号给该混频控制振荡器,该混频控制振荡器的输出频率被该电流信号与该数码码信号控制。

7. 发明专利

TWI287359B 延遲鎖定迴路 DELAY LOCKED LOOP 失效
简体标题：延迟锁定回路 DELAY LOCKED LOOP
公开(公告)号：TWI287359B
公开(公告)日：2007-09-21
申请号：TW093119279
申请日：2004-06-30
申请人：海力士半導體股份有限公司 HYNIX SEMICONDUCTOR INC.
发明人：全英珍 JEON, YOUNG JIN
IPC分类号： H03L
CPC分类号： H03L7/0814 , H03L7/089 , H03L7/10
摘要：本發明揭示一種延遲鎖定迴路，其包括：一延遲單元，用於將自一外部晶片組所供應的一時脈延遲一預定的延遲量；一複製件，用於將在該延遲單元中延遲的該時脈延遲一時脈路徑與一資料路徑之一延遲量；以及一相位偵測器，用於在將自該外部晶片組所供應的該時脈與該複製件之一輸出的一相位進行比較時產生用於控制該延遲單元之該延遲量的一信號，並透過偵測自該外部晶片組所供應的一時脈頻率之一改變來產生一重設信號。
简体摘要：本发明揭示一种延迟锁定回路，其包括：一延迟单元，用于将自一外部芯片组所供应的一时脉延迟一预定的延迟量；一复制件，用于将在该延迟单元中延迟的该时脉延迟一时脉路径与一数据路径之一延迟量；以及一相位侦测器，用于在将自该外部芯片组所供应的该时脉与该复制件之一输出的一相位进行比较时产生用于控制该延迟单元之该延迟量的一信号，并透过侦测自该外部芯片组所供应的一时钟频率之一改变来产生一重设信号。

8. 发明专利

TW200623646A 用於半導體記憶體裝置之延遲鎖定迴路以及其方法 DELAY LOCKED LOOP FOR USE IN SEMICONDUCTOR MEMORY DEVICE AND METHOD THEREOF 失效
简体标题：用于半导体内存设备之延迟锁定回路以及其方法 DELAY LOCKED LOOP FOR USE IN SEMICONDUCTOR MEMORY DEVICE AND METHOD THEREOF
公开(公告)号：TW200623646A
公开(公告)日：2006-07-01
申请号：TW094118624
申请日：2005-06-06
申请人：海力士半導體股份有限公司 HYNIX SEMICONDUCTOR INC.
发明人：李鉉雨 LEE, HYUN-WOO
IPC分类号： H03L
CPC分类号： H03L7/0814 , H03L7/089
摘要：一種用於產生一延遲鎖定時脈訊號之延遲鎖定迴路(DLL)包括：一延遲線單元，其用於根據一延遲量控制訊號來延遲一外部時脈訊號，藉此產生該延遲鎖定時脈訊號；一除法器，其用於將該延遲鎖定時脈訊號除以一基於一行位址選通(CAS)等待時間所判定之預定除數，藉此產生一經除法運算訊號；及一延遲線控制單元，其用於基於比較該外部時脈訊號與該經除法運算訊號之一經延遲訊號之相位的結果，來產生該延遲量控制訊號。
简体摘要：一种用于产生一延迟锁定时脉信号之延迟锁定回路(DLL)包括：一延迟线单元，其用于根据一延迟量控制信号来延迟一外部时脉信号，借此产生该延迟锁定时脉信号；一除法器，其用于将该延迟锁定时脉信号除以一基于一行位址选通(CAS)等待时间所判定之预定除数，借此产生一经除法运算信号；及一延迟线控制单元，其用于基于比较该外部时脉信号与该经除法运算信号之一经延迟信号之相位的结果，来产生该延迟量控制信号。

9. 发明专利

TWI237119B 鎖相迴路與其適應性頻率檢測器及相關方法 PHASE LOCKED LOOP, ADAPTIVE FREQUENCY DETECTOR AND RELATED METHOD THEREOF 有权
简体标题：锁相回路与其适应性频率检测器及相关方法 PHASE LOCKED LOOP, ADAPTIVE FREQUENCY DETECTOR AND RELATED METHOD THEREOF
公开(公告)号：TWI237119B
公开(公告)日：2005-08-01
申请号：TW093110507
申请日：2004-04-15
申请人：聯發科技股份有限公司 MEDIATEK INC.
发明人：吳文義 WU, WEN YI , 蔡昭隆 TSAI, CHAO LUNG , 何志光 HO, CHI KWONG
IPC分类号： G01R
CPC分类号： H03L7/0893 , H03L7/087 , H03L7/089 , H03L7/10
摘要：一種用於鎖相迴路之適應性頻率檢測器，用以偵測一輸入訊號與該鎖相迴路中一震盪器所產生之一輸出時脈兩者間的頻率差異，該適應性頻率檢測器包含有：一頻率比較器，用以依據該輸入訊號與該輸出時脈兩者間的頻率差異，而產生一上升訊號或一下降訊號；以及一脈波控制器，耦合於該頻率比較器，用以依據該上升訊號產生一充電訊號或依據該下降訊號產生一放電訊號；其中該充電訊號或該放電訊號之脈波寬度係由該脈波控制器動態調整而非固定值。
简体摘要：一种用于锁相回路之适应性频率检测器，用以侦测一输入信号与该锁相回路中一震荡器所产生之一输出时脉两者间的频率差异，该适应性频率检测器包含有：一频率比较器，用以依据该输入信号与该输出时脉两者间的频率差异，而产生一上升信号或一下降信号；以及一脉波控制器，耦合于该频率比较器，用以依据该上升信号产生一充电信号或依据该下降信号产生一放电信号；其中该充电信号或该放电信号之脉波宽度系由该脉波控制器动态调整而非固定值。

10. 发明专利

TW200501585A 延遲鎖住迴路及其驅動方法 DELAY LOCKED LOOP AND METHOD OF DRIVING THE SAME 审中-公开
简体标题：延迟锁住回路及其驱动方法 DELAY LOCKED LOOP AND METHOD OF DRIVING THE SAME
公开(公告)号：TW200501585A
公开(公告)日：2005-01-01
申请号：TW092124333
申请日：2003-09-03
申请人：海力士半導體股份有限公司 HYNIX SEMICONDUCTOR INC.
发明人：郭鍾太 JONG TAE KWAK
IPC分类号： H03L
CPC分类号： H03L7/0814 , H03L7/0802 , H03L7/089
摘要：本發明揭示一種延遲鎖住迴路(delay locked loop； DLL)及其驅動方法。該延遲鎖住迴路包括一時脈緩衝器，用於緩衝所輸入的一外部時脈，以產生一內部時脈，該時脈緩衝器產生一控制信號，用於根據電源是否關閉來停用該內部時脈；一延遲線路，用於延遲該內部時脈；一時脈驅動器，用於緩衝該延遲線路的輸出，以產生一時脈信號，該時脈驅動器根據電源是否關閉停用該時脈信號；一延遲監視器，用於延遲該外部時脈；一相位偵測器，用於偵測該內部時脈與該延遲監視器之輸出間的相位差異，以產生一己偵測信號，該相位偵測器係根據該控制信號停用，以及一偏移暫存器，用於根據來自該相位偵測器的已偵測信號控制該延遲線路。因此，在電源關閉狀態期間可充分滿足電源關閉激發時間，同時降低整個半導體裝置的電流消耗。
简体摘要：本发明揭示一种延迟锁住回路(delay locked loop； DLL)及其驱动方法。该延迟锁住回路包括一时脉缓冲器，用于缓冲所输入的一外部时脉，以产生一内部时脉，该时脉缓冲器产生一控制信号，用于根据电源是否关闭来停用该内部时脉；一延迟线路，用于延迟该内部时脉；一时脉驱动器，用于缓冲该延迟线路的输出，以产生一时脉信号，该时脉驱动器根据电源是否关闭停用该时脉信号；一延迟监视器，用于延迟该外部时脉；一相位侦测器，用于侦测该内部时脉与该延迟监视器之输出间的相位差异，以产生一己侦测信号，该相位侦测器系根据该控制信号停用，以及一偏移寄存器，用于根据来自该相位侦测器的已侦测信号控制该延迟线路。因此，在电源关闭状态期间可充分满足电源关闭激发时间，同时降低整个半导体设备的电流消耗。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式