专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TWI685940B 半導體裝置有权
简体标题：半导体设备
公开(公告)号：TWI685940B
公开(公告)日：2020-02-21
申请号：TW104135664
申请日：2015-10-29
申请人：日商瑞薩電子股份有限公司 , RENESAS ELECTRONICS CORPORATION
发明人：前田洋一 , MAEDA, YOICHI , 阿部信 , ABE, SUSUMU , 多木良孝 , TAKI, YOSHITAKA
IPC分类号： H01L23/58 , G01R31/28

2. 发明专利

TW201706841A 診斷程式、診斷方法及半導體裝置审中-公开
简体标题：诊断进程、诊断方法及半导体设备
公开(公告)号：TW201706841A
公开(公告)日：2017-02-16
申请号：TW105101714
申请日：2016-01-20
申请人：瑞薩電子股份有限公司 , RENESAS ELECTRONICS CORPORATION
发明人：山手章弘 , YAMATE, AKIHIRO , 多木良孝 , TAKI, YOSHITAKA
IPC分类号： G06F11/10 , G06F11/22 , G06F11/263 , G11C29/00
CPC分类号： G06F11/1076 , G06F11/1016 , G11C11/417 , G11C29/52 , G11C2029/0411
摘要：本發明的課題是在附ECC的記憶體中，在冗長位元的生成不使用位址資訊，且不進行記憶體的改寫，提升有關該記憶體的位址電路的故障檢測率。其解決手段，記憶體是將彼此相異的位址的資料及附加於該資料的冗長位元予以儲存於共有同一的選擇訊號配線(例如字元線或列線)之複數的記憶格，輸出對應於所被指定的位址之讀出資料，ECC解碼器對於該讀出資料進行錯誤檢測。當藉由ECC解碼器來檢測出錯誤時，藉由與選擇被檢測出該錯誤的讀出資料之選擇訊號配線同樣的選擇訊號配線來選擇，對與該讀出資料的位址不同的1個或複數的位址進行存取，評價對於該讀出資料之錯誤檢測的結果，藉此進行記憶體的故障診斷。
简体摘要：本发明的课题是在附ECC的内存中，在冗长比特的生成不使用位址信息，且不进行内存的改写，提升有关该内存的位址电路的故障检测率。其解决手段，内存是将彼此相异的位址的数据及附加于该数据的冗长比特予以存储于共有同一的选择信号配线(例如字符线或列线)之复数的记忆格，输出对应于所被指定的位址之读出数据，ECC译码器对于该读出数据进行错误检测。当借由ECC译码器来检测出错误时，借由与选择被检测出该错误的读出数据之选择信号配线同样的选择信号配线来选择，对与该读出数据的位址不同的1个或复数的位址进行存取，评价对于该读出数据之错误检测的结果，借此进行内存的故障诊断。

3. 发明专利

TW201346297A 半導體積體電路审中-公开
简体标题：半导体集成电路
公开(公告)号：TW201346297A
公开(公告)日：2013-11-16
申请号：TW102108713
申请日：2013-03-12
申请人：瑞薩電子股份有限公司 , RENESAS ELECTRONICS CORPORATION
发明人：多木良孝 , TAKI, YOSHITAKA
IPC分类号： G01R31/28 , G06F1/04 , H01L27/04
CPC分类号： H03L7/089 , H03L7/183
摘要：本發明之課題係於中心擴展之SSCG中，一方面抑制由診斷電路產生之雜訊所致之對SSCG輸出之時脈頻率之影響，並正確地診斷向上擴展側之動作狀態與向下擴展側之動作狀態。本發明係將以所輸入之基準時脈之頻率倍增特定之數倍後之頻率為中心而產生中心擴展之調變時脈之SSCG，構成為包含具有相位比較器、VCO、分頻器、及分頻比調變電路之調變電路。分頻比調變電路係將分頻比以特定倍增數為中心於較大側及較小側進行調變而供給至分頻器，並將該大小關係作為擴散方向識別訊號輸出。診斷電路包含計數調變時脈之計數器，且基於擴散方向識別訊號，在向上擴展側或向下擴展側之期間內進行計數動作。基於特定期間內計數之值，例如診斷有無故障等之SSCG之動作狀態。
简体摘要：本发明之课题系于中心扩展之SSCG中，一方面抑制由诊断电路产生之噪声所致之对SSCG输出之时钟频率之影响，并正确地诊断向上扩展侧之动作状态与向下扩展侧之动作状态。本发明系将以所输入之基准时脉之频率倍增特定之数倍后之频率为中心而产生中心扩展之调制时脉之SSCG，构成为包含具有相位比较器、VCO、分频器、及分频比调制电路之调制电路。分频比调制电路系将分频比以特定倍增数为中心于较大侧及较小侧进行调制而供给至分频器，并将该大小关系作为扩散方向识别信号输出。诊断电路包含计数调制时脉之计数器，且基于扩散方向识别信号，在向上扩展侧或向下扩展侧之期间内进行计数动作。基于特定期间内计数之值，例如诊断有无故障等之SSCG之动作状态。

4. 发明专利

TWI575242B 半導體積體電路有权
简体标题：半导体集成电路
公开(公告)号：TWI575242B
公开(公告)日：2017-03-21
申请号：TW102108713
申请日：2013-03-12
申请人：瑞薩電子股份有限公司 , RENESAS ELECTRONICS CORPORATION
发明人：多木良孝 , TAKI, YOSHITAKA
IPC分类号： G01R31/28 , G06F1/04 , H01L27/04
CPC分类号： H03L7/089 , H03L7/183

5. 发明专利

TW201624663A 半導體裝置审中-公开
简体标题：半导体设备
公开(公告)号：TW201624663A
公开(公告)日：2016-07-01
申请号：TW104135664
申请日：2015-10-29
申请人：瑞薩電子股份有限公司 , RENESAS ELECTRONICS CORPORATION
发明人：前田洋一 , MAEDA, YOICHI , 阿部信 , ABE, SUSUMU , 多木良孝 , TAKI, YOSHITAKA
IPC分类号： H01L23/58 , G01R31/28
CPC分类号： G01R31/318335 , G01R31/31721 , G01R31/31813 , G01R31/3187 , G06F11/25
摘要：本發明之半導體裝置包含：第1電路；複數個圖案產生器，其等連接於第1電路，且分別對第1電路供給測試圖案；圖案產生器控制電路，其分別控制複數個圖案產生器；圖案壓縮器，其對應於來自複數個圖案產生器之測試圖案之供給，而對自第1電路輸出之結果進行壓縮處理；圖案壓縮器控制電路，其控制圖案壓縮器；及自我診斷控制電路，其連接於圖案產生器控制電路與圖案壓縮器控制電路，且於複數個圖案產生器間，以測試圖案之停止時序不同之方式，控制圖案產生器控制電路。
简体摘要：本发明之半导体设备包含：第1电路；复数个图案产生器，其等连接于第1电路，且分别对第1电路供给测试图案；图案产生器控制电路，其分别控制复数个图案产生器；图案压缩器，其对应于来自复数个图案产生器之测试图案之供给，而对自第1电路输出之结果进行压缩处理；图案压缩器控制电路，其控制图案压缩器；及自我诊断控制电路，其连接于图案产生器控制电路与图案压缩器控制电路，且于复数个图案产生器间，以测试图案之停止时序不同之方式，控制图案产生器控制电路。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式