专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TW330318B 新型雙載子接面電晶體元件及其製造方法失效
简体标题：新型双载子接面晶体管组件及其制造方法
公开(公告)号：TW330318B
公开(公告)日：1998-04-21
申请号：TW086101021
申请日：1997-01-28
申请人：財團法人工業技術研究院
发明人：廖重賓
IPC分类号： H01L
CPC分类号： H01L29/66295 , H01L21/261 , H01L21/761 , H01L29/7375
摘要：一種新型雙載子接面電晶體(BJT)元件及其製造方法，其利用局部中子質化摻雜法(Neutron Transmutaion Doping，NTD)，將Ｐ型基底局部垂直從上到下改變為Ｎ型區域，用以取代一般雙載子接面電晶體中習用之磊晶層(epitaxy layer)，以及掩埋層(buried layer)，並達到將此新型雙載子接面電晶體完全隔離之效果。因此，本發明之最大特點在於其有使用習知之高縱深擴散層隔離(deep diffusion isolation)或是溝渠隔離(trench isolation)之傳統 BJT所無法擁有之高耐電壓特性，以及其製程能與MOS製程相容之優點。另外，由於其不僅可以解決於長磊晶時之掩埋層之摻雜質向外擴散(out-diffusion)以及自行摻雜(auto-doping)於磊晶層之問題，進而省去磊晶之成本及時間。又因其元件之隔離不需要習知技術所用之高縱深擴散層隔離或是溝渠隔離之方法，可降低製程複雜度，並使得元件工作區之尺寸大小較易控制。本發明之一大用途係可應用於高耐電壓之新型BJT與低電壓MOS元件結合之智慧電力(smart power)IC元件上。
简体摘要：一种新型双载子接面晶体管(BJT)组件及其制造方法，其利用局部中子质化掺杂法(Neutron Transmutaion Doping，NTD)，将Ｐ型基底局部垂直从上到下改变为Ｎ型区域，用以取代一般双载子接面晶体管中习用之磊晶层(epitaxy layer)，以及掩埋层(buried layer)，并达到将此新型双载子接面晶体管完全隔离之效果。因此，本发明之最大特点在于其有使用习知之高纵深扩散层隔离(deep diffusion isolation)或是沟渠隔离(trench isolation)之传统 BJT所无法拥有之高耐电压特性，以及其制程能与MOS制程兼容之优点。另外，由于其不仅可以解决于长磊晶时之掩埋层之掺杂质向外扩散(out-diffusion)以及自行掺杂(auto-doping)于磊晶层之问题，进而省去磊晶之成本及时间。又因其组件之隔离不需要习知技术所用之高纵深扩散层隔离或是沟渠隔离之方法，可降低制程复杂度，并使得组件工作区之尺寸大小较易控制。本发明之一大用途系可应用于高耐电压之新型BJT与低电压MOS组件结合之智能电力(smart power)IC组件上。

2. 发明专利

TWI324367B 控制多晶矽層及具有多晶矽結構之半導體裝置中晶粒大小之方法 METHOD OF CONTROLLING GRAIN SIZE IN A POLYSILICON LAYER AND IN SEMICONDUCTOR DEVICES HAVING POLYSILICON STRUCTURES 失效
简体标题：控制多晶硅层及具有多晶硅结构之半导体设备中晶粒大小之方法 METHOD OF CONTROLLING GRAIN SIZE IN A POLYSILICON LAYER AND IN SEMICONDUCTOR DEVICES HAVING POLYSILICON STRUCTURES
公开(公告)号：TWI324367B
公开(公告)日：2010-05-01
申请号：TW092113089
申请日：2003-05-14
申请人：萬國商業機器公司
发明人：彼得J 蓋斯 , 約瑟夫R 葛瑞可 , 理察S 康察 , 艾蜜莉藍寧
IPC分类号： H01L
CPC分类号： H01L29/6656 , H01L21/02381 , H01L21/02488 , H01L21/02532 , H01L21/02595 , H01L21/0262 , H01L21/26506 , H01L21/26513 , H01L21/2652 , H01L29/0804 , H01L29/1083 , H01L29/4916 , H01L29/4925 , H01L29/66242 , H01L29/7375 , H01L29/7378 , Y10S257/914
摘要：本發明係關於一種調節多晶矽層中晶粒大小之方法及利用此方法製得之裝置。此方法包括在一基材上形成多晶矽之層；及進行多晶矽晶粒大小調節物種之離子植入至多晶矽層中，以致於進行預定退火後之植入多晶矽層之平均所得晶粒大小較沒有多晶矽晶粒大小調節物種離子植入而於多晶矽層上進行相同之預定退火後所得之平均所得晶粒大小高或低。 A method of modulating grain size in a polysilicon layer and devices fabricated with the method. The method comprises forming the layer of polysilicon on a substrate;and performing an ion implantation of a polysilicon grain size modulating species into the polysilicon layer such that an average resultant grain size of the implanted polysilicon layer after performing a pre－determined anneal is higher or lower than an average resultant grain size than would be obtained after performing the same pre－determined anneal on the polysilicon layer without a polysilicon grain size modulating species ion implant. 【創作特點】本發明之第一態樣係一種調節多晶矽層中晶粒大小之方法，其包括：在基材上形成多晶矽之層；及進行多晶矽晶粒大小調節物種之離子植入至多晶矽層中，以致於進行預定退火後之植入多晶矽層之平均所得晶粒大小較沒有多晶矽晶粒大小調節物種離子植入而於多晶矽層上進行相同之預定退火後所得之平均所得晶粒大小高或低。
本發明之第二態樣係一種製造具有集極、基極及多晶矽射極之雙極電晶體之方法，其包括：將摻雜劑物種及多晶矽晶粒大小調節物種植入至多晶矽射極中；及使植入的多晶矽射極退火。
本發明之第三態樣係一種調節裝置之多晶矽層中之摻雜劑物種濃度分佈之方法，其包括：將摻雜劑物種及多晶矽晶粒大小調節物種植入至多晶矽層中；及使植入的多晶矽層退火。
本發明之第四態樣係一種雙極電晶體，其包括：一集極；一基極；及一含摻雜劑物種及多晶矽晶粒大小調節物種之多晶矽射極。
本發明之第五態樣係一種裝置，其包括：形成裝置之至少一部分結構之多晶矽層；及多晶矽層包含摻雜劑物種及多晶矽晶粒大小調節物種。
简体摘要：本发明系关于一种调节多晶硅层中晶粒大小之方法及利用此方法制得之设备。此方法包括在一基材上形成多晶硅之层；及进行多晶硅晶粒大小调节物种之离子植入至多晶硅层中，以致于进行预定退火后之植入多晶硅层之平均所得晶粒大小较没有多晶硅晶粒大小调节物种离子植入而于多晶硅层上进行相同之预定退火后所得之平均所得晶粒大小高或低。 A method of modulating grain size in a polysilicon layer and devices fabricated with the method. The method comprises forming the layer of polysilicon on a substrate;and performing an ion implantation of a polysilicon grain size modulating species into the polysilicon layer such that an average resultant grain size of the implanted polysilicon layer after performing a pre－determined anneal is higher or lower than an average resultant grain size than would be obtained after performing the same pre－determined anneal on the polysilicon layer without a polysilicon grain size modulating species ion implant. 【创作特点】本发明之第一态样系一种调节多晶硅层中晶粒大小之方法，其包括：在基材上形成多晶硅之层；及进行多晶硅晶粒大小调节物种之离子植入至多晶硅层中，以致于进行预定退火后之植入多晶硅层之平均所得晶粒大小较没有多晶硅晶粒大小调节物种离子植入而于多晶硅层上进行相同之预定退火后所得之平均所得晶粒大小高或低。本发明之第二态样系一种制造具有集极、基极及多晶硅射极之双极晶体管之方法，其包括：将掺杂剂物种及多晶硅晶粒大小调节物种植入至多晶硅射极中；及使植入的多晶硅射极退火。本发明之第三态样系一种调节设备之多晶硅层中之掺杂剂物种浓度分布之方法，其包括：将掺杂剂物种及多晶硅晶粒大小调节物种植入至多晶硅层中；及使植入的多晶硅层退火。本发明之第四态样系一种双极晶体管，其包括：一集极；一基极；及一含掺杂剂物种及多晶硅晶粒大小调节物种之多晶硅射极。本发明之第五态样系一种设备，其包括：形成设备之至少一部分结构之多晶硅层；及多晶硅层包含掺杂剂物种及多晶硅晶粒大小调节物种。

3. 发明专利

TW201011910A 多晶矽射極雙接面電晶體及其製造方法與雙載子，互補式金氧半導體，擴散金氧半導體裝置及其製造方法 POLY-EMITTER TYPE BIPOLAR JUNCTION TRANSISTOR, BIPOLAR CMOS DMOS DEVICE, AND MANUFACTURING METHODS OF POLY-EMITTER TYPE BIPOLAR JUNCTION TRANSISTOR AND BIPOLAR CMOS DMOS DEVICE 审中-公开
简体标题：多晶硅射极双接面晶体管及其制造方法与双载子，互补式金属氧化物半导体，扩散金属氧化物半导体设备及其制造方法 POLY-EMITTER TYPE BIPOLAR JUNCTION TRANSISTOR, BIPOLAR CMOS DMOS DEVICE, AND MANUFACTURING METHODS OF POLY-EMITTER TYPE BIPOLAR JUNCTION TRANSISTOR AND BIPOLAR CMOS DMOS DEVICE
公开(公告)号：TW201011910A
公开(公告)日：2010-03-16
申请号：TW098129152
申请日：2009-08-28
申请人：東部高科股份有限公司
发明人：全本謹
IPC分类号： H01L
CPC分类号： H01L29/7375 , H01L21/8249 , H01L27/0623 , H01L29/66242
摘要：一種多晶矽射極雙接面電晶體包含有一埋藏層，其形成於一半導體基板之一頂部之上，一外延層，其形成於此半導體基板之上，一集極區，其形成於外延層之上且與埋藏層相連接，一基極區，其形成於外延層之一頂部之一部份，以及一多晶矽射極區，其形成於基極區中之半導體基板之一表面之上且包含有一多晶矽材料。一種雙載子，互補式金氧半導體，雙擴散金氧半導體裝置包含有一多晶矽射極雙接面電晶體，其具有包含有一多晶矽材料之多晶矽射極區，以及一互補式金氧半導體與一雙擴散金氧半導體中至少一個，其與多晶矽射極雙接面電晶體一起形成於一單晶片之上。
简体摘要：一种多晶硅射极双接面晶体管包含有一埋藏层，其形成于一半导体基板之一顶部之上，一外延层，其形成于此半导体基板之上，一集极区，其形成于外延层之上且与埋藏层相连接，一基极区，其形成于外延层之一顶部之一部份，以及一多晶硅射极区，其形成于基极区中之半导体基板之一表面之上且包含有一多晶硅材料。一种双载子，互补式金属氧化物半导体，双扩散金属氧化物半导体设备包含有一多晶硅射极双接面晶体管，其具有包含有一多晶硅材料之多晶硅射极区，以及一互补式金属氧化物半导体与一双扩散金属氧化物半导体中至少一个，其与多晶硅射极双接面晶体管一起形成于一单芯片之上。

4. 发明专利

TW201539579A 半導體裝置审中-公开
简体标题：半导体设备
公开(公告)号：TW201539579A
公开(公告)日：2015-10-16
申请号：TW104100348
申请日：2015-01-07
申请人：村田製作所股份有限公司 , MURATA MANUFACTURING CO., LTD.
发明人：梅本康成 , UMEMOTO, YASUNARI , 德田大輔 , TOKUDA, DAISUKE , 西明恒和 , SAIMEI, TSUNEKAZU , 德矢浩章 , TOKUYA, HIROAKI
IPC分类号： H01L21/3205 , H01L21/331 , H01L21/60 , H01L21/768 , H01L23/522
CPC分类号： H01L24/13 , H01L24/02 , H01L24/03 , H01L24/05 , H01L24/11 , H01L24/16 , H01L29/0692 , H01L29/0817 , H01L29/20 , H01L29/205 , H01L29/41708 , H01L29/66234 , H01L29/66242 , H01L29/66272 , H01L29/6631 , H01L29/66318 , H01L29/732 , H01L29/737 , H01L29/7371 , H01L29/7375 , H01L29/7378 , H01L2224/02331 , H01L2224/0235 , H01L2224/02372 , H01L2224/02373 , H01L2224/0239 , H01L2224/024 , H01L2224/03912 , H01L2224/0401 , H01L2224/05022 , H01L2224/05024 , H01L2224/05147 , H01L2224/05166 , H01L2224/05558 , H01L2224/05559 , H01L2224/05569 , H01L2224/05572 , H01L2224/05666 , H01L2224/1134 , H01L2224/13013 , H01L2224/13022 , H01L2224/13024 , H01L2224/13026 , H01L2224/13083 , H01L2224/131 , H01L2224/13111 , H01L2224/13147 , H01L2224/13155 , H01L2224/13563 , H01L2224/13611 , H01L2224/16225 , H01L2224/16227 , H01L2224/16235 , H01L2924/01029 , H01L2924/07025 , H01L2924/10329 , H01L2924/10337 , H01L2924/10338 , H01L2924/13051 , H01L2924/13055 , H01L2924/1423 , H01L2924/351 , H01L2924/01079 , H01L2924/00012 , H01L2924/00014 , H01L2924/014
摘要：提供一種具備可一邊抑制熱電阻增加一邊緩和熱應力之雙極性電晶體之半導體裝置。在具備雙極性電晶體BT之半導體裝置，柱凸塊20與電氣連接於射極層5之第2配線14接觸之第3開口16，從與射極層5之正上方對應之位置往射極層5之長邊方向錯開，第3開口16相對於射極層5係配置成射極層5之長邊方向之端部與第3開口16之開口端大致一致。
简体摘要：提供一种具备可一边抑制热电阻增加一边缓和热应力之双极性晶体管之半导体设备。在具备双极性晶体管BT之半导体设备，柱凸块20与电气连接于射极层5之第2配线14接触之第3开口16，从与射极层5之正上方对应之位置往射极层5之长边方向错开，第3开口16相对于射极层5系配置成射极层5之长边方向之端部与第3开口16之开口端大致一致。

5. 发明专利

TW567559B 半導體裝置有权
简体标题：半导体设备
公开(公告)号：TW567559B
公开(公告)日：2003-12-21
申请号：TW089111647
申请日：2000-06-14
申请人：日立製作所股份有限公司 , 日立裝置工程股份有限公司
发明人：鷲尾勝由 , 速水禮子 , 島本裕己 , 近藤將夫 , 小田克矢 , 大植榮司 , 田邊正倫
IPC分类号： H01L
CPC分类号： H01L29/66242 , G02B6/4251 , G02B6/4274 , H01L29/7375 , H01L29/7378 , H03F3/45085 , H03F3/45089 , H03F2200/372 , H03F2203/45311 , H03F2203/45574 , H03F2203/45612 , H03F2203/45652 , H03F2203/45722
摘要：本發明是在於提供一種具有高可靠性高增益且適於高速動作之雙極電晶體。更具體而言，本發明是在於提供一種一方面可確保高速性及高增益，另一方面即使集極電壓變化，集極電流也幾乎不會有所變化，且集極電流不均一的情況少之高精度的雙極電晶體。就本發明的一例而言，基極領域的帶隙要比射極和集極的帶隙來得小，且與射極接合的接合部近旁具有一定且朝向與集極接合的接合部而減少之分布。又，基極領域是以單結晶矽．鍺為代表例。
简体摘要：本发明是在于提供一种具有高可靠性高增益且适于高速动作之双极晶体管。更具体而言，本发明是在于提供一种一方面可确保高速性及高增益，另一方面即使集极电压变化，集极电流也几乎不会有所变化，且集极电流不均一的情况少之高精度的双极晶体管。就本发明的一例而言，基极领域的带隙要比射极和集极的带隙来得小，且与射极接合的接合部近旁具有一定且朝向与集极接合的接合部而减少之分布。又，基极领域是以单结晶硅．锗为代表例。

7. 发明专利

TW200406844A 控制多晶矽層及具有多晶矽結構之半導體裝置中晶粒大小之方法 METHOD OF CONTROLLING GRAIN SIZE IN A POLYSILICON LAYER AND IN SEMICONDUCTOR DEVICES HAVING POLYSILICON STRUCTURES 失效
简体标题：控制多晶硅层及具有多晶硅结构之半导体设备中晶粒大小之方法 METHOD OF CONTROLLING GRAIN SIZE IN A POLYSILICON LAYER AND IN SEMICONDUCTOR DEVICES HAVING POLYSILICON STRUCTURES
公开(公告)号：TW200406844A
公开(公告)日：2004-05-01
申请号：TW092113089
申请日：2003-05-14
申请人：萬國商業機器公司 INTERNATIONAL BUSINESS MACHINES CORPORATION
发明人：彼得J 蓋斯 PETER J. GEISS , 約瑟夫R 葛瑞可 JOSEPH R. GRECO , 理察S 康察 RICHARD S. KONTRA , 艾蜜莉藍寧 EMILY LANNING
IPC分类号： H01L
CPC分类号： H01L29/6656 , H01L21/02381 , H01L21/02488 , H01L21/02532 , H01L21/02595 , H01L21/0262 , H01L21/26506 , H01L21/26513 , H01L21/2652 , H01L29/0804 , H01L29/1083 , H01L29/4916 , H01L29/4925 , H01L29/66242 , H01L29/7375 , H01L29/7378 , Y10S257/914
摘要：本發明係關於一種調節多晶矽層中晶粒大小之方法及利用此方法製得之裝置。此方法包括在一基材上形成多晶矽之層；及進行多晶矽晶粒大小調節物種之離子植入至多晶矽層中，以致於進行預定退火後之植入多晶矽層之平均所得晶粒大小較沒有多晶矽晶粒大小調節物種離子植入而於多晶矽層上進行相同之預定退火後所得之平均所得晶粒大小高或低。
简体摘要：本发明系关于一种调节多晶硅层中晶粒大小之方法及利用此方法制得之设备。此方法包括在一基材上形成多晶硅之层；及进行多晶硅晶粒大小调节物种之离子植入至多晶硅层中，以致于进行预定退火后之植入多晶硅层之平均所得晶粒大小较没有多晶硅晶粒大小调节物种离子植入而于多晶硅层上进行相同之预定退火后所得之平均所得晶粒大小高或低。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式