会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 1. 发明专利
    • 三維半導體裝置及其製造方法
    • 三维半导体设备及其制造方法
    • TW201813055A
    • 2018-04-01
    • TW106124085
    • 2017-07-19
    • 日商東京威力科創股份有限公司TOKYO ELECTRON LIMITED
    • 史密斯 傑佛瑞SMITH, JEFFREY德維利耶 安東DEVILLIERS, ANTON
    • H01L27/11H01L27/10H01L27/088H01L27/105G11C17/14G11C11/34
    • H01L27/1104H01L21/823807H01L27/0688H01L27/092H01L27/11H01L27/1108
    • 三維(3-D)積體電路(IC)包含具有基板表面的基板。第一半導體元件具有第一電接觸部且係在第一平面上形成於表面的第一區域中,該第一平面係實質上平行於基板表面半導體元件。包含第二電接觸部的第二半導體元件係在第二平面上形成於表面的第二區域,該第二平面係實質上平行於表面且在實質上垂直於基板表面的方向上與第一平面垂直隔開。第一電極結構包含:實質上平行於基板表面之相對的頂部及底部表面、連接頂部及底部表面使得該電極結構形成三維電極空間的側壁。導電填充材料係設置於電極空間中,且介電層將該導電填充材料電性分隔成:電性連接至第一半導體元件之第一接觸部的第一電極、及電性連接至第二半導體元件且與第一電極電性絕緣的第二電極。第一電路終端從電極結構的頂部或底部表面垂直延伸,且係電性連接至第一電極。
    • 三维(3-D)集成电路(IC)包含具有基板表面的基板。第一半导体组件具有第一电接触部且系在第一平面上形成于表面的第一区域中,该第一平面系实质上平行于基板表面半导体组件。包含第二电接触部的第二半导体组件系在第二平面上形成于表面的第二区域,该第二平面系实质上平行于表面且在实质上垂直于基板表面的方向上与第一平面垂直隔开。第一电极结构包含:实质上平行于基板表面之相对的顶部及底部表面、连接顶部及底部表面使得该电极结构形成三维电极空间的侧壁。导电填充材料系设置于电极空间中,且介电层将该导电填充材料电性分隔成:电性连接至第一半导体组件之第一接触部的第一电极、及电性连接至第二半导体组件且与第一电极电性绝缘的第二电极。第一电路终端从电极结构的顶部或底部表面垂直延伸,且系电性连接至第一电极。
    • 3. 发明专利
    • 半導體積體電路裝置
    • 半导体集成电路设备
    • TW201619961A
    • 2016-06-01
    • TW105102684
    • 2005-05-16
    • 瑞薩電子股份有限公司RENESAS ELECTRONICS CORPORATION
    • 前田德章篠崎義弘山岡雅直島崎靖久礒田正典新居浩二
    • G11C11/407G11C11/413H01L27/11
    • G11C11/412G11C5/063G11C5/14G11C11/419H01L27/11H01L27/1104
    • 發明課題為提供一種具備有即使低電源電壓亦可以使靜態雜訊界限(Static Noise Margin:SNM)和寫入界限兩者並存的靜態型RAM之半導體積體電路裝置。 其解決手段為具備複數字元線和對應於複數互補位元線而所設置之複數靜態型記憶體單元,設置有對連接於上述複數互補位元線之各個的複數記憶體單元之每個供給動作電壓之複數記憶體單元電源線,並設置有由對應於如此之記憶體單元而個別地供給電源電壓之電阻手段所構成之複數電源供給電路,並設置有對上述互補位元線供給對應於上述電源電壓之預充電電壓的預充電電路,使上述記憶體單元電源線成為持有傳送相應互補位元線之寫入訊號的耦合電容。
    • 发明课题为提供一种具备有即使低电源电压亦可以使静态噪声界限(Static Noise Margin:SNM)和写入界限两者并存的静态型RAM之半导体集成电路设备。 其解决手段为具备复数字元线和对应于复数互补比特线而所设置之复数静态型内存单元,设置有对连接于上述复数互补比特线之各个的复数内存单元之每个供给动作电压之复数内存单元电源线,并设置有由对应于如此之内存单元而个别地供给电源电压之电阻手段所构成之复数电源供给电路,并设置有对上述互补比特线供给对应于上述电源电压之预充电电压的预充电电路,使上述内存单元电源线成为持有发送相应互补比特线之写入信号的耦合电容。