专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TW200639939A 鉭氮化物膜之形成方法审中-公开
简体标题：钽氮化物膜之形成方法
公开(公告)号：TW200639939A
公开(公告)日：2006-11-16
申请号：TW095106837
申请日：2006-03-01
申请人：愛發科股份有限公司 ULVAC, INC.
发明人：五戶成史 GONOHE, NARISHI , 豐田聰 TOYODA, SATORU , 牛川治憲 USHIKAWA, HARUNORI , 近藤智保 KONDO, TOMOYASU , 中村久三 NAKAMURA, KYUZO
IPC分类号： H01L , C23C
CPC分类号： C23C16/34 , C23C16/45527 , C23C16/45553 , C23C16/54 , C23C16/56 , H01L21/28562 , H01L21/3215 , H01L21/76843 , H01L21/76859
摘要：〔課題〕提供C、N含有量低，Ta／N組成比高，做為確保和Cu膜密著性的障壁膜是有用的低阻抗之鉭氮化物膜之形成方法。〔解決手段〕在真空腔室內，導入在Ta元素的周圍配位了N＝(R,R’)(R及R’係表示碳原子數1～6個的烷基，其各自可為相同的基也可為互異的基)而成之配位化合物所成之原料氣體而令其被吸附在基板上後，導入含氧原子氣體而生成TaOxNy(R,R’)z然後導入活性化的反應氣體以還原鍵結在Ta上的氧，且，將鍵結在N上之R(R’)基切斷去除，形成富含Ta之鉭氮化物膜。又，將鉭粒子藉由濺鍍法打入至所得的膜中，使其更富含Ta。
简体摘要：〔课题〕提供C、N含有量低，Ta／N组成比高，做为确保和Cu膜密着性的障壁膜是有用的低阻抗之钽氮化物膜之形成方法。〔解决手段〕在真空腔室内，导入在Ta元素的周围配位了N＝(R,R’)(R及R’系表示碳原子数1～6个的烷基，其各自可为相同的基也可为互异的基)而成之配位化合物所成之原料气体而令其被吸附在基板上后，导入含氧原子气体而生成TaOxNy(R,R’)z然后导入活性化的反应气体以还原键结在Ta上的氧，且，将键结在N上之R(R’)基切断去除，形成富含Ta之钽氮化物膜。又，将钽粒子借由溅镀法打入至所得的膜中，使其更富含Ta。

2. 发明专利

TWI434332B 鉭氮化物膜之形成方法有权
简体标题：钽氮化物膜之形成方法
公开(公告)号：TWI434332B
公开(公告)日：2014-04-11
申请号：TW095106845
申请日：2006-03-01
申请人：愛發科股份有限公司 , ULVAC, INC.
发明人：五戶成史 , GONOHE, NARISHI , 豐田聰 , TOYODA, SATORU , 牛川治憲 , USHIKAWA, HARUNORI , 近藤智保 , KONDO, TOMOYASU , 中村久三 , NAKAMURA, KYUZO
IPC分类号： H01L21/285 , H01L21/3205 , H01L21/768 , C23C16/34 , C23C14/44
CPC分类号： H01L21/76859 , C23C16/34 , H01L21/28562 , H01L21/76843

3. 发明专利

TWI345591B 藉使用催化劑之無電沈積於圖案化介電質上形成金屬層之方法 METHOD OF FORMING A METAL LAYER OVER A PATTERNED DIELECTRIC BY ELECTROLESS DEPOSITION USING A CATALYST 有权
简体标题：藉使用催化剂之无电沉积于图案化介电质上形成金属层之方法 METHOD OF FORMING A METAL LAYER OVER A PATTERNED DIELECTRIC BY ELECTROLESS DEPOSITION USING A CATALYST
公开(公告)号：TWI345591B
公开(公告)日：2011-07-21
申请号：TW093101347
申请日：2004-01-19
申请人：高級微裝置公司
发明人：拿波馬克斯 , 培斯埃索
IPC分类号： C23C
CPC分类号： H01L21/76843 , H01L21/288 , H01L21/76846 , H01L21/76859 , H01L21/76873 , H01L21/76874 , H01L2221/1089
摘要：一種藉由無電鍍覆法形成之金屬層，其中由於在沈積下層材料期間及/或沈積下層材料之後藉由CVD、PVD或ALD沈積或攙入催化劑，因此下層材料之表面區域係經催化活化(catalyticall activated)。用這種方法，在金屬化結構之高縱橫比的導孔中仍可形成較優異的金屬晶種層。
简体摘要：一种借由无电镀覆法形成之金属层，其中由于在沉积下层材料期间及/或沉积下层材料之后借由CVD、PVD或ALD沉积或搀入催化剂，因此下层材料之表面区域系经催化活化(catalyticall activated)。用这种方法，在金属化结构之高纵横比的导孔中仍可形成较优异的金属晶种层。

4. 发明专利

TWI325611B 內連結構、其製造方法以及改善低介電常數膜層間附著關係之方法 INTERCONNECT STRUCTURE, METHODS FOR FABRICATING THE SAME, AND METHODS FOR IMPROVING ADHESION BETWEEN LOW-K DIELECTRIC LAYERS 有权
简体标题：内链接构、其制造方法以及改善低介电常数膜层间附着关系之方法 INTERCONNECT STRUCTURE, METHODS FOR FABRICATING THE SAME, AND METHODS FOR IMPROVING ADHESION BETWEEN LOW-K DIELECTRIC LAYERS
公开(公告)号：TWI325611B
公开(公告)日：2010-06-01
申请号：TW095142419
申请日：2006-11-16
申请人：台灣積體電路製造股份有限公司
发明人：柯亭竹 , 蔡明興 , 眭曉林
IPC分类号： H01L
CPC分类号： H01L21/3105 , H01L21/321 , H01L21/76825 , H01L21/76826 , H01L21/76828 , H01L21/76849 , H01L21/76855 , H01L21/76856 , H01L21/76859
摘要：本發明關於一種內連結構之製造方法包括以下步驟：提供一基底，其上形成有一第一介電層；形成至少一導電構件於該第一介電層內；選擇性地形成一導電上蓋層於該導電構件上；施行一表面處理程序，以處理該第一介電層與該導電上蓋層；以及形成一第二介電層，覆蓋該第一介電層。本發明亦關於由上述方法所形成之一種內連結構以及一種改善低介電常數膜層間附著關係之方法。 A method for fabricating an interconnect structure, comprising providing a substrate with a first dielectric layer thereon. At least one conductive cap is formed in the first dielectric layer. A conductive cap is selectively formed overlying the conductive feature. A surface treatment is performed on the first dielectric layer and the conductive cap. A second dielectric layer is formed overlying the first dielectric layer. An interconnect structure formed by above method and a method for improving adhesion between low－k dielectric layers are also provided. 【創作特點】有鑑於此，本發明係提供了一種內連結構及其製造方法，藉以改善。
依據一實施例，本發明提供了一種內連結構，包括：一第一介電層，其內設置有至少一導電構件；一導電上蓋層，覆蓋於該導電構件上；以及一第二介電層，覆蓋該第一介電層與該導電上蓋層，其中距該第一介電層與該導電構件表面至表面下方約20－1000埃之一區域內具有10 1 5 －10 2 1 原子/平方公分之一氮原子濃度。
依據另一實施例，本發明提供了一種內連結構之製造方法：提供一基底，其上形成有一第一介電層；形成至少一導電構件於該第一介電層內；選擇性地形成一導電上蓋層於該導電構件上；施行一表面處理程序，以處理該第一介電層與該導電上蓋層；以及形成一第二介電層，覆蓋該第一介電層。
依據另一實施例，本發明提供了一種改善低介電常數膜層間附著關係之方法，包括下列步驟：提供一第一低介電常數介電層，其內設置有一第一導電構件；選擇性地形成一導電上蓋層於該導電構件上；施行一表面處理程序，處理該導電上蓋層與該第一低介電常數介電層；以及形成一第二低介電常數介電層於該第一低介電常數介電層與該導電上蓋層上。
為了讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉一較佳實施例，並配合所附圖示，作詳細說明如下：
简体摘要：本发明关于一种内链接构之制造方法包括以下步骤：提供一基底，其上形成有一第一介电层；形成至少一导电构件于该第一介电层内；选择性地形成一导电上盖层于该导电构件上；施行一表面处理进程，以处理该第一介电层与该导电上盖层；以及形成一第二介电层，覆盖该第一介电层。本发明亦关于由上述方法所形成之一种内链接构以及一种改善低介电常数膜层间附着关系之方法。 A method for fabricating an interconnect structure, comprising providing a substrate with a first dielectric layer thereon. At least one conductive cap is formed in the first dielectric layer. A conductive cap is selectively formed overlying the conductive feature. A surface treatment is performed on the first dielectric layer and the conductive cap. A second dielectric layer is formed overlying the first dielectric layer. An interconnect structure formed by above method and a method for improving adhesion between low－k dielectric layers are also provided. 【创作特点】有鉴于此，本发明系提供了一种内链接构及其制造方法，借以改善。依据一实施例，本发明提供了一种内链接构，包括：一第一介电层，其内设置有至少一导电构件；一导电上盖层，覆盖于该导电构件上；以及一第二介电层，覆盖该第一介电层与该导电上盖层，其中距该第一介电层与该导电构件表面至表面下方约20－1000埃之一区域内具有10 1 5 －10 2 1 原子/平方公分之一氮原子浓度。依据另一实施例，本发明提供了一种内链接构之制造方法：提供一基底，其上形成有一第一介电层；形成至少一导电构件于该第一介电层内；选择性地形成一导电上盖层于该导电构件上；施行一表面处理进程，以处理该第一介电层与该导电上盖层；以及形成一第二介电层，覆盖该第一介电层。依据另一实施例，本发明提供了一种改善低介电常数膜层间附着关系之方法，包括下列步骤：提供一第一低介电常数介电层，其内设置有一第一导电构件；选择性地形成一导电上盖层于该导电构件上；施行一表面处理进程，处理该导电上盖层与该第一低介电常数介电层；以及形成一第二低介电常数介电层于该第一低介电常数介电层与该导电上盖层上。为了让本发明之上述和其他目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合所附图标，作详细说明如下：

5. 发明专利

TW200636833A 鉭氮化物膜之形成方法审中-公开
简体标题：钽氮化物膜之形成方法
公开(公告)号：TW200636833A
公开(公告)日：2006-10-16
申请号：TW095106845
申请日：2006-03-01
申请人：愛發科股份有限公司 ULVAC, INC.
发明人：五戶成史 GONOHE, NARISHI , 豐田聰 TOYODA, SATORU , 牛川治憲 USHIKAWA, HARUNORI , 近藤智保 KONDO, TOMOYASU , 中村久三 NAKAMURA, KYUZO
IPC分类号： H01L , C23C
CPC分类号： H01L21/76859 , C23C16/34 , H01L21/28562 , H01L21/76843
摘要：〔課題〕提供C、N含有量低，Ta／N組成比高，做為確保和Cu膜密著性的障壁膜是有用的低阻抗之鉭氮化物膜之形成方法。〔解決手段〕在真空腔室內，導入在Ta元素的周圍配位了N＝(R,R’)(R及R’係表示碳原子數1～6個的烷基，其各自可為相同的基也可為互異的基)而成之配位化合物所成之原料氣體而令其被吸附在基板上後，導入NH3氣體，然後導入反應氣體之活性化的H自由基以將鍵結在N上的R(R’)基切斷去除，形成富含Ta之鉭氮化物膜。又，將鉭粒子藉由濺鍍法打入至所得的膜中，使其更富含Ta。
简体摘要：〔课题〕提供C、N含有量低，Ta／N组成比高，做为确保和Cu膜密着性的障壁膜是有用的低阻抗之钽氮化物膜之形成方法。〔解决手段〕在真空腔室内，导入在Ta元素的周围配位了N＝(R,R’)(R及R’系表示碳原子数1～6个的烷基，其各自可为相同的基也可为互异的基)而成之配位化合物所成之原料气体而令其被吸附在基板上后，导入NH3气体，然后导入反应气体之活性化的H自由基以将键结在N上的R(R’)基切断去除，形成富含Ta之钽氮化物膜。又，将钽粒子借由溅镀法打入至所得的膜中，使其更富含Ta。

6. 发明专利

TWI410517B 鉭氮化物膜之形成方法有权
简体标题：钽氮化物膜之形成方法
公开(公告)号：TWI410517B
公开(公告)日：2013-10-01
申请号：TW095106850
申请日：2006-03-01
申请人：愛發科股份有限公司 , ULVAC, INC.
发明人：五戶成史 , GONOHE, NARISHI , 豐田聰 , TOYODA, SATORU , 牛川治憲 , USHIKAWA, HARUNORI , 近藤智保 , KONDO, TOMOYASU , 中村久三 , NAKAMURA, KYUZO
IPC分类号： C23C16/34 , C23C16/455 , C23C14/34
CPC分类号： H01L21/28556 , C23C16/34 , H01L21/76843 , H01L21/76859 , H01L23/53238 , H01L2924/0002 , H01L2924/00

7. 发明专利

TW200636832A 鉭氮化物膜之形成方法审中-公开
简体标题：钽氮化物膜之形成方法
公开(公告)号：TW200636832A
公开(公告)日：2006-10-16
申请号：TW095106826
申请日：2006-03-01
申请人：愛發科股份有限公司 ULVAC, INC.
发明人：五戶成史 GONOHE, NARISHI , 豐田聰 TOYODA, SATORU , 牛川治憲 USHIKAWA, HARUNORI , 近藤智保 KONDO, TOMOYASU , 中村久三 NAKAMURA, KYUZO
IPC分类号： H01L , C23C
CPC分类号： H01L21/76843 , C23C16/34 , H01L21/28556 , H01L21/76859 , H01L23/53238 , H01L2924/0002 , H01L2924/00
摘要：【課題】提供藉由CVD法，形成C、N含有量低，Ta／N組成比高，做為確保和Cu膜密著性的障壁膜是有用的低阻抗之鉭氮化物膜之方法。【解決手段】在成膜室內，同時導入在Ta元素的周圍配位了N＝(R,R’)(R及R’係表示碳原子數1～6個的烷基，其各自可為相同的基也可為互異的基)而成之配位化合物所成之原料氣體及NH3氣體而令其在基板上反應，生成具有Ta–NN3的還原化合物，然後導入含H原子氣體而形成富含鉭之鉭氮化物膜。又，將鉭粒子藉由濺鍍法打入至所得的膜中，使其更富含Ta。
简体摘要：【课题】提供借由CVD法，形成C、N含有量低，Ta／N组成比高，做为确保和Cu膜密着性的障壁膜是有用的低阻抗之钽氮化物膜之方法。【解决手段】在成膜室内，同时导入在Ta元素的周围配位了N＝(R,R’)(R及R’系表示碳原子数1～6个的烷基，其各自可为相同的基也可为互异的基)而成之配位化合物所成之原料气体及NH3气体而令其在基板上反应，生成具有Ta–NN3的还原化合物，然后导入含H原子气体而形成富含钽之钽氮化物膜。又，将钽粒子借由溅镀法打入至所得的膜中，使其更富含Ta。

8. 发明专利

TW571389B 銅互連線及其製造方法失效
简体标题：铜互连接及其制造方法
公开(公告)号：TW571389B
公开(公告)日：2004-01-11
申请号：TW091137370
申请日：2002-12-24
申请人： NEC電子股份有限公司 NEC ELECTRONICS CORPORATION
发明人：藤井明子 AKIKO FUJII
IPC分类号： H01L
CPC分类号： B32B15/01 , H01L21/76805 , H01L21/76843 , H01L21/76849 , H01L21/76855 , H01L21/76859 , H01L21/76867 , H01L21/76873 , H01L21/76883 , H01L23/53238 , H01L23/53295 , H01L2924/0002 , Y10T428/24917 , H01L2924/00
摘要：一種界面附近具有極少之電洞的銅互連線，其足以抑制界面擴散助長Cu之EM現象的問題、延長使用壽命、並同時提高黏著性與抗應力擴散的能力，而具有下述構造：在 Cu層16與阻絕金屬層12之界面附近形成雜質15的固溶體、使雜質沈澱、並製成非晶銅層14或製成含Cu之複合層。又，銅互連線亦可具有下述構造：在Cu層16與遮蓋層19之界面附近形成雜質15的固溶體、使雜質15沈澱、並製成非晶銅層14或製成含Cu之複合層。伍、(一)、本案代表圖為：第＿＿＿2D＿＿＿＿圖
(二)、本案代表圖之元件代表符號簡單說明：
11～絕緣層
12～阻絕金屬層
15～雜質
14～ Cu之晶種層
16a～ Cu互連線
简体摘要：一种界面附近具有极少之电洞的铜互连接，其足以抑制界面扩散助长Cu之EM现象的问题、延长使用寿命、并同时提高黏着性与抗应力扩散的能力，而具有下述构造：在 Cu层16与阻绝金属层12之界面附近形成杂质15的固溶体、使杂质沈淀、并制成非晶铜层14或制成含Cu之复合层。又，铜互连接亦可具有下述构造：在Cu层16与遮盖层19之界面附近形成杂质15的固溶体、使杂质15沈淀、并制成非晶铜层14或制成含Cu之复合层。伍、(一)、本案代表图为：第＿＿＿2D＿＿＿＿图 (二)、本案代表图之组件代表符号简单说明： 11～绝缘层 12～阻绝金属层 15～杂质 14～ Cu之晶种层 16a～ Cu互连接

9. 发明专利

TW460902B 藉由摻雜作用以形成抗電遷移結構之方法有权
简体标题：借由掺杂作用以形成抗电迁移结构之方法
公开(公告)号：TW460902B
公开(公告)日：2001-10-21
申请号：TW088120867
申请日：1999-11-30
申请人：萬國商業機器公司
发明人：潘拿約堤斯康斯坦堤紐安卓卡斯 , 塞瑞爾卡拜爾二世 , 克里斯托夫卡爾帕克斯 , 肯尼斯派克羅德貝爾 , 蔡延廉
IPC分类号： H01L
CPC分类号： H01L21/76843 , H01L21/2885 , H01L21/76855 , H01L21/76858 , H01L21/76859 , H01L21/76864 , H01L21/76873 , H01L21/76877 , H01L21/76883 , H01L21/76886 , H01L23/53233 , H01L23/53238 , H01L2924/0002 , H01L2924/00
摘要：本發明係揭示一種在電子結構中形成銅導體之方法，其方式是首先在電子結構中形成之插座內沉積銅組合物，然後在該銅組合物中添加雜質，以致其電遷移抵抗性係經改良。在此方法中，銅組合物可藉多種技術沉積，譬如電鍍、物理蒸氣沉積及化學蒸氣沉積。可被植入之雜質包括 C,O,Cl,S及N，在約O.Ol ppm重量比與約1000 ppm重量比之適當濃度範圍內。雜質可藉三種不同方法添加。在第一種方法中，係首先使銅晶種層沉積至插座中，並在該晶種層上進行離子植入製程，接著使銅電鍍至插座中。在第二種方法中，係首先使銅晶種層沉積至插座中，然後使含有雜質之銅組合物電解沉積至插座中，及使該電子結構回火，因此雜質會擴散至銅晶種層中。在第三種方法中，係首先使障壁層沉積至插座中，然後使摻雜劑離子植入障壁層中，及接著使銅晶種層沉積在該障壁層上方。然後進行電子結構之回火製程，以致使摻雜劑離子擴散至銅晶種層中。本發明方法可進一步包括先使導體平面化之後，離子植入至少一種元素至銅導體之表面層中之步驟。該表面層可具有厚度在約30與約500之間。該至少一種元素可選自Co,A1,Sn, In,Ti及Cr。
简体摘要：本发明系揭示一种在电子结构中形成铜导体之方法，其方式是首先在电子结构中形成之插座内沉积铜组合物，然后在该铜组合物中添加杂质，以致其电迁移抵抗性系经改良。在此方法中，铜组合物可藉多种技术沉积，譬如电镀、物理蒸气沉积及化学蒸气沉积。可被植入之杂质包括 C,O,Cl,S及N，在约O.Ol ppm重量比与约1000 ppm重量比之适当浓度范围内。杂质可藉三种不同方法添加。在第一种方法中，系首先使铜晶种层沉积至插座中，并在该晶种层上进行离子植入制程，接着使铜电镀至插座中。在第二种方法中，系首先使铜晶种层沉积至插座中，然后使含有杂质之铜组合物电解沉积至插座中，及使该电子结构回火，因此杂质会扩散至铜晶种层中。在第三种方法中，系首先使障壁层沉积至插座中，然后使掺杂剂离子植入障壁层中，及接着使铜晶种层沉积在该障壁层上方。然后进行电子结构之回火制程，以致使掺杂剂离子扩散至铜晶种层中。本发明方法可进一步包括先使导体平面化之后，离子植入至少一种元素至铜导体之表面层中之步骤。该表面层可具有厚度在约30与约500之间。该至少一种元素可选自Co,A1,Sn, In,Ti及Cr。

10. 发明专利

TW347570B 半導體裝置及其製造方法失效
简体标题：半导体设备及其制造方法
公开(公告)号：TW347570B
公开(公告)日：1998-12-11
申请号：TW086119636
申请日：1997-12-23
申请人：東芝股份有限公司
发明人：和田純一 , 坂田敦子 , 堅田富夫 , 臼井孝公 , 蓮沼正彥 , 柴田英毅 , 金子尚史
IPC分类号： H01L
CPC分类号： H01L21/76867 , H01L21/2855 , H01L21/76802 , H01L21/76805 , H01L21/76843 , H01L21/76844 , H01L21/76846 , H01L21/76847 , H01L21/76849 , H01L21/76855 , H01L21/76856 , H01L21/76859 , H01L21/76864 , H01L21/76877 , H01L21/76879 , H01L21/76886 , H01L21/76889
摘要：本發明係半導體裝置之製造方法，係在具有配線層之Si基板上形成絕緣膜，並在絕緣膜中形成接續於配線層之接續孔及配線溝，並將接續孔之內部以Si膜充填，依序在全面上形成Al膜、Ti膜，再以熱處理將Si膜與Al膜置換，令Si膜吸收於Ti膜，將接續孔及配線溝之內部以Al膜充填，最後，將Si膜吸收於Ti膜所生成之Ti矽化物與過剩之Ti所構成之Ti-Ti矽化物膜除去，在接續孔及配線溝內分別形成Al接線及Al配線。
简体摘要：本发明系半导体设备之制造方法，系在具有配线层之Si基板上形成绝缘膜，并在绝缘膜中形成接续于配线层之接续孔及配线沟，并将接续孔之内部以Si膜充填，依序在全面上形成Al膜、Ti膜，再以热处理将Si膜与Al膜置换，令Si膜吸收于Ti膜，将接续孔及配线沟之内部以Al膜充填，最后，将Si膜吸收于Ti膜所生成之Ti硅化物与过剩之Ti所构成之Ti-Ti硅化物膜除去，在接续孔及配线沟内分别形成Al接线及Al配线。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式