专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TW201711172A 記憶體系統审中-公开
简体标题：内存系统
公开(公告)号：TW201711172A
公开(公告)日：2017-03-16
申请号：TW105107083
申请日：2016-03-08
申请人：東芝股份有限公司 , KABUSHIKI KAISHA TOSHIBA
发明人：岩井信 , IWAI, MAKOTO , 綱島秀昭 , TSUNASHIMA, HIDEAKI , 岡崎昭夫 , OKAZAKI, AKIO
IPC分类号： H01L27/115
CPC分类号： G11C29/52 , G06F11/1068 , G11C16/0483 , G11C16/3459 , G11C29/4401
摘要：本發明之實施形態提供一種能夠延長具備半導體記憶裝置之記憶體系統之壽命之記憶體系統。實施形態之記憶體系統1包含：半導體記憶裝置100，其具備記憶資料之區域；及控制器200，其向半導體記憶裝置100發送寫入命令。控制器200向半導體記憶裝置100之第1資料區域寫入第1資料，於與第1資料之寫入動作相關之第1狀態失效之情形時，自半導體記憶裝置100讀出第1資料，並對自半導體記憶裝置100讀出之第1資料之錯誤進行訂正。半導體記憶裝置100於錯誤訂正失效之情形時，記憶表示第1資料區域不良之第1資訊，於錯誤訂正通過之情形時，記憶表示有關第1資料區域之與第1資訊不同之狀態之第2資訊。
简体摘要：本发明之实施形态提供一种能够延长具备半导体记忆设备之内存系统之寿命之内存系统。实施形态之内存系统1包含：半导体记忆设备100，其具备记忆数据之区域；及控制器200，其向半导体记忆设备100发送写入命令。控制器200向半导体记忆设备100之第1数据区域写入第1数据，于与第1数据之写入动作相关之第1状态失效之情形时，自半导体记忆设备100读出第1数据，并对自半导体记忆设备100读出之第1数据之错误进行订正。半导体记忆设备100于错误订正失效之情形时，记忆表示第1数据区域不良之第1信息，于错误订正通过之情形时，记忆表示有关第1数据区域之与第1信息不同之状态之第2信息。

2. 发明专利

TWI555026B 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元有权
简体标题：内存管理方法、内存存储设备及内存控制电路单元
公开(公告)号：TWI555026B
公开(公告)日：2016-10-21
申请号：TW104112297
申请日：2015-04-17
申请人：群聯電子股份有限公司 , PHISON ELECTRONICS CORP.
发明人：渡邊浩志 , WATANABE, HIROSHI
IPC分类号： G11C29/04 , G11C16/10
CPC分类号： G11C16/34 , G11C11/5642 , G11C16/26 , G11C29/00 , G11C29/028 , G11C29/14 , G11C29/4401 , G11C29/50004

3. 发明专利

TW201631595A 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元审中-公开
简体标题：内存管理方法、内存存储设备及内存控制电路单元
公开(公告)号：TW201631595A
公开(公告)日：2016-09-01
申请号：TW104112297
申请日：2015-04-17
申请人：群聯電子股份有限公司 , PHISON ELECTRONICS CORP.
发明人：渡邊浩志 , WATANABE, HIROSHI
IPC分类号： G11C29/04 , G11C16/10
CPC分类号： G11C16/34 , G11C11/5642 , G11C16/26 , G11C29/00 , G11C29/028 , G11C29/14 , G11C29/4401 , G11C29/50004
摘要：本發明提供一種記憶體管理方法、一種記憶體儲存裝置和一種記憶體控制電路單元。所述方法包括：獲得多個記憶胞的臨界電壓分佈，其中所述臨界電壓分佈包括多個狀態，且所述狀態的每一者表示一儲存狀態；確定所述狀態中的兩個相鄰狀態之間的間隙窗的寬度是否小於門檻值；以及若所述間隙窗的所述寬度小於所述門檻值，則消除所述兩個相鄰狀態中的一者。藉此，可延長記憶體儲存裝置的使用壽命。
简体摘要：本发明提供一种内存管理方法、一种内存存储设备和一种内存控制电路单元。所述方法包括：获得多个记忆胞的临界电压分布，其中所述临界电压分布包括多个状态，且所述状态的每一者表示一存储状态；确定所述状态中的两个相邻状态之间的间隙窗的宽度是否小于门槛值；以及若所述间隙窗的所述宽度小于所述门槛值，则消除所述两个相邻状态中的一者。借此，可延长内存存储设备的使用寿命。

4. 发明专利

TW201611005A 記憶體裝置及包含該記憶體裝置的記憶體系統审中-公开
简体标题：内存设备及包含该内存设备的内存系统
公开(公告)号：TW201611005A
公开(公告)日：2016-03-16
申请号：TW103143864
申请日：2014-12-16
申请人：愛思開海力士有限公司 , SK HYNIX INC.
发明人：朴嘉藍 , PARK, GA-RAM , 梁鐘烈 , YANG, JONG-YEOL
IPC分类号： G11C16/06
CPC分类号： G11C29/78 , G11C7/20 , G11C17/16 , G11C17/18 , G11C29/4401 , G11C2029/0409 , G11C2029/4402
摘要：一記憶體裝置包含：一非揮發性記憶體電路，適用於儲存硬修復資料；一資料匯流排，適用於在一啟動作業期間傳輸該硬修復資料，且在一軟修復模式期間傳輸軟修復資料；複數暫存器，適用於儲存透過該資料匯流排傳輸的修復資料，且當被傳輸的修復資料被儲存時啟用；一控制電路，適用於在該等暫存器當中選擇一暫存器以儲存被傳輸的修復資料，並在該軟修復模式期間停用儲存與被傳輸的修復資料相同資料之一暫存器；以及一記憶庫，適用於基於儲存於該等暫存器當中被啟用的一暫存器之資料，而執行一修復作業。
简体摘要：一内存设备包含：一非挥发性内存电路，适用于存储硬修复数据；一数据总线，适用于在一启动作业期间传输该硬修复数据，且在一软修复模式期间传输软修复数据；复数寄存器，适用于存储透过该数据总线传输的修复数据，且当被传输的修复数据被存储时激活；一控制电路，适用于在该等寄存器当中选择一寄存器以存储被传输的修复数据，并在该软修复模式期间停用存储与被传输的修复数据相同数据之一寄存器；以及一记忆库，适用于基于存储于该等寄存器当中被激活的一寄存器之数据，而运行一修复作业。

5. 发明专利

TWI523024B 半導體記憶體裝置有权
简体标题：半导体内存设备
公开(公告)号：TWI523024B
公开(公告)日：2016-02-21
申请号：TW098132969
申请日：2009-09-29
申请人：半導體能源研究所股份有限公司 , SEMICONDUCTOR ENERGY LABORATORY CO., LTD.
发明人：王丸拓郎 , OHMARU, TAKURO , 熱海知昭 , ATSUMI, TOMOAKI , 齋藤利彥 , SAITO, TOSHIHIKO
IPC分类号： G11C29/44
CPC分类号： G11C29/44 , G11C16/3459 , G11C16/349 , G11C29/4401 , G11C29/808 , G11C2029/0409 , G11C2029/0411 , G11C2029/4402

6. 发明专利

TWI512747B 用於管理錯誤區域之記憶體裝置及方法有权
简体标题：用于管理错误区域之内存设备及方法
公开(公告)号：TWI512747B
公开(公告)日：2015-12-11
申请号：TW099101829
申请日：2010-01-22
申请人：美光科技公司 , MICRON TECHNOLOGY, INC.
发明人：傑德羅喬M , JEDDELOH, JOE M.
IPC分类号： G11C29/42
CPC分类号： G11C29/44 , G11C5/04 , G11C29/4401 , G11C29/76 , G11C2029/1208 , H01L25/18 , H01L27/0688 , H01L27/105 , H01L27/10897 , H01L2924/0002 , Y10T29/49002 , H01L2924/00

7. 发明专利

TWI511145B 用於堆疊式記憶體架構之自我修復邏輯有权
简体标题：用于堆栈式内存架构之自我修复逻辑
公开(公告)号：TWI511145B
公开(公告)日：2015-12-01
申请号：TW101147199
申请日：2012-12-13
申请人：英特爾股份有限公司 , INTEL CORPORATION
发明人：楊俊欣 , YANG, JOON-SUNG , 克布拉達山 , KOBLA, DARSHAN , 朱力威 , JU, LIWEI , 齊莫曼大衛 , ZIMMERMAN, DAVID J.
IPC分类号： G11C29/00 , G11C29/42 , G11C5/02 , G11C5/06
CPC分类号： G11C29/70 , G11C29/025 , G11C29/04 , G11C29/4401 , G11C29/702 , G11C29/785 , G11C29/846 , G11C2213/71 , H01L22/22 , H01L23/481 , H01L25/0657 , H01L2225/06544 , H01L2225/06596 , H01L2924/0002 , H01L2924/00

8. 发明专利

TW201526012A 資料儲存裝置及其資料維護方法审中-公开
简体标题：数据存储设备及其数据维护方法
公开(公告)号：TW201526012A
公开(公告)日：2015-07-01
申请号：TW102146529
申请日：2013-12-17
申请人：慧榮科技股份有限公司 , SILICON MOTION, INC.
发明人：顏嘉漢 , YEN, CHIA HAN , 許弘達 , HSU, HUNG TA
IPC分类号： G11C29/44 , G11C29/14
CPC分类号： G06F11/0727 , G06F3/0619 , G06F3/064 , G06F3/0653 , G06F3/0679 , G06F11/0757 , G06F11/076 , G06F11/0793 , G06F11/1048 , G06F2201/81 , G11C16/3418 , G11C16/3495 , G11C29/42 , G11C29/4401 , G11C29/52 , G11C2029/0409 , G11C2029/0411
摘要：本發明提供一種資料儲存裝置包括一快閃記憶體以及一控制器。控制器用以在對快閃記憶體中之一第一區塊群組中之至少一第一區塊的一第一頁面執行一第一讀取程序以及一維護程序。在維護程序中，控制器判斷第一區塊群組的一第一群組讀取次數是否超過一讀取臨界值。當第一群組讀取次數超過讀取臨界值時，控制器依序掃描第一區塊群組中之每一區塊，以獲得分別相應於第一區塊群組中之區塊的複數第一錯誤位元數，當第一錯誤位元數中之至少一第二錯誤位元數超過一錯誤臨界值時，控制器更用以更新相應於第二錯誤位元數的至少一區塊。
简体摘要：本发明提供一种数据存储设备包括一闪存以及一控制器。控制器用以在对闪存中之一第一区块群组中之至少一第一区块的一第一页面运行一第一读取进程以及一维护进程。在维护进程中，控制器判断第一区块群组的一第一群组读取次数是否超过一读取临界值。当第一群组读取次数超过读取临界值时，控制器依序扫描第一区块群组中之每一区块，以获得分别相应于第一区块群组中之区块的复数第一错误比特数，当第一错误比特数中之至少一第二错误比特数超过一错误临界值时，控制器更用以更新相应于第二错误比特数的至少一区块。

9. 发明专利

TW201442035A 混合式錯誤修復方法及其記憶體裝置审中-公开
简体标题：混合式错误修复方法及其内存设备
公开(公告)号：TW201442035A
公开(公告)日：2014-11-01
申请号：TW102114647
申请日：2013-04-24
申请人：財團法人工業技術研究院 , INDUSTRIAL TECHNOLOGY RESEARCH INSTITUTE
发明人：駱致彥 , LO, CHIH YEN , 蒯定明 , KWAI, DING MING , 李進福 , LI, JIN FU , 游雲超 , YU, YUN CHAO , 侯致聖 , HOU, CHIH SHENG
IPC分类号： G11C29/44 , G11C29/52 , G06F1/32
CPC分类号： G06F11/1048 , G06F1/3275 , G11C11/406 , G11C29/4401 , G11C29/76 , G11C2029/0409 , G11C2029/0411 , G11C2211/4061 , G11C2211/4062 , G11C2211/4067 , Y02D10/13 , Y02D10/14 , Y02D50/20
摘要：一種混合式錯誤修復方法及其記憶體裝置。記憶體裝置包括動態隨機存取記憶體(DRAM)元件、模式暫存器以及混合式錯誤更正碼與冗餘(HEAR)模組。當DRAM元件進入閒置模式時，模式暫存器切換DRAM元件交由HEAR模組控制。首先，HEAR模組在原始的復新週期下產生錯誤更正碼的同位位元資料。然後，HEAR模組延長DRAM元件的復新週期，並使用上述同位位元資料進行錯誤辨識處理，以定址DRAM元件的資料維持錯誤，直至HEAR模組能支援之最大可允許復新週期。在DRAM元件由閒置模式回到工作模式之前，HEAR模組依據錯誤位元資料進行錯誤修復處理，並將已更正資料寫入DRAM元件中。
简体摘要：一种混合式错误修复方法及其内存设备。内存设备包括动态随机存取内存(DRAM)组件、模式寄存器以及混合式错误更正码与冗余(HEAR)模块。当DRAM组件进入闲置模式时，模式寄存器切换DRAM组件交由HEAR模块控制。首先，HEAR模块在原始的复新周期下产生错误更正码的同位比特数据。然后，HEAR模块延长DRAM组件的复新周期，并使用上述同位比特数据进行错误辨识处理，以寻址DRAM组件的数据维持错误，直至HEAR模块能支持之最大可允许复新周期。在DRAM组件由闲置模式回到工作模式之前，HEAR模块依据错误比特数据进行错误修复处理，并将已更正数据写入DRAM组件中。

10. 发明专利

TWI375958B 反熔絲修復控制電路與包含具有該電路之ＤＲＡＭ的半導體元件 ANTI-FUSE REPAIR CONTROL CIRCUIT AND SEMICONDUCTOR DEVICE INCLUDING DRAM HAVING THE SAME 失效
简体标题：反熔丝修复控制电路与包含具有该电路之ＤＲＡＭ的半导体组件 ANTI-FUSE REPAIR CONTROL CIRCUIT AND SEMICONDUCTOR DEVICE INCLUDING DRAM HAVING THE SAME
公开(公告)号：TWI375958B
公开(公告)日：2012-11-01
申请号：TW097101422
申请日：2008-01-15
申请人：海力士半導體股份有限公司
发明人：秋新鎬 , 安鮮模
IPC分类号： G11C
CPC分类号： G11C17/18 , G11C17/165 , G11C29/44 , G11C29/4401 , G11C29/785 , G11C2229/763
摘要：在一反熔絲修復控制電路中，一半導體記憶元件係被積層為一多晶片封裝以執行一反熔絲修復。一反熔絲修復控制電路包括一資料遮蔽信號輸入電路，一胞元位址致能單元，一修復致能單元，與一修復單元。資料遮蔽信號輸入電路接收並在接收一測試控制信號來作反熔絲修復時，輸出一資料遮蔽信號。胞元位址致能單元於接收從資料遮蔽信號輸入電路輸出的資料遮蔽信號時，接燒一反熔絲修復位址以致能一要修復之反熔絲胞元的胞元位址。修復致能單元將胞元位址編碼並依照一對應胞元位址之反熔絲胞元被致能而輸出一修復致能信號。修復單元在修復致能信號，位址與驅動信號被致能時，供應一修復電壓至反熔絲胞元。
简体摘要：在一反熔丝修复控制电路中，一半导体记忆组件系被积层为一多芯片封装以运行一反熔丝修复。一反熔丝修复控制电路包括一数据屏蔽信号输入电路，一胞元位址致能单元，一修复致能单元，与一修复单元。数据屏蔽信号输入电路接收并在接收一测试控制信号来作反熔丝修复时，输出一数据屏蔽信号。胞元位址致能单元于接收从数据屏蔽信号输入电路输出的数据屏蔽信号时，接烧一反熔丝修复位址以致能一要修复之反熔丝胞元的胞元位址。修复致能单元将胞元位址编码并依照一对应胞元位址之反熔丝胞元被致能而输出一修复致能信号。修复单元在修复致能信号，位址与驱动信号被致能时，供应一修复电压至反熔丝胞元。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式