专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TWI290288B 在資料處理系統內產生位址偏移値之設備、方法、以及儲存相關指令之電腦可讀取媒體 METHOD, APPARATUS FOR GENERATING ADDRESS OFFSET WITHIN A DATA SYSTEM AND READABLE MEDIUM FOR STORING THE ASSOCIATED INSTRUCTIONS 有权
简体标题：在数据处理系统内产生位址偏移値之设备、方法、以及存储相关指令之电脑可读取媒体 METHOD, APPARATUS FOR GENERATING ADDRESS OFFSET WITHIN A DATA SYSTEM AND READABLE MEDIUM FOR STORING THE ASSOCIATED INSTRUCTIONS
公开(公告)号：TWI290288B
公开(公告)日：2007-11-21
申请号：TW093102968
申请日：2004-02-09
申请人： ARM股份有限公司 ARM LIMITED
发明人：希爾大衛詹姆士 SEAL, DAVID JAMES
IPC分类号： G06F
CPC分类号： G06F9/342 , G06F9/30149 , G06F9/30167 , G06F9/3017 , G06F9/322 , G06F9/324
摘要：所揭示為當繼續維持與遺留編碼之舊版相容性(backwards compatibility)時，提供一支援其位址偏移值的產生指令之資料處理系統2，該指令係使用在一遺留的指令編碼中之先前多餘位元而使一位址偏移值的位元編碼。
简体摘要：所揭示为当继续维持与遗留编码之旧版兼容性(backwards compatibility)时，提供一支持其位址偏移值的产生指令之数据处理系统2，该指令系使用在一遗留的指令编码中之先前多余比特而使一位址偏移值的比特编码。

2. 发明专利

TW267222B 定址之改良方法及系統失效
简体标题：寻址之改良方法及系统
公开(公告)号：TW267222B
公开(公告)日：1996-01-01
申请号：TW084105346
申请日：1995-05-26
申请人：萬國商業機器公司 , 摩托羅拉公司
发明人：大衛.史帝芬.萊維坦 , 保羅.查理士.洛斯巴奇 , 高啓政
IPC分类号： G06F
CPC分类号： G06F9/342 , G06F9/30094 , G06F9/32 , G06F9/321 , G06F9/324 , G06F9/3557 , G06F9/3802
摘要：一種在管道式處理器內定址的改良方法，該處理器有一個m+n個位元的定址位元寬度，包括儲存對應於第一位址範圍的ｍ個高階位元，包圍一組在管道式處理器內執行的經挑選過的複數資料。與經挑選過的複數資料的每一個有關的定址的n個低階位元也同樣被儲存。在決定處理器內將執行的接續資料的位址之後，即抓緊該接續資料。為了因應提取具有在位址的第一範圍之外的下一個資開，一狀態暫存器被設定在兩個狀態中的第一狀態，以便顯示第一位址暫存器需要更新。而為了因應狀態暫存器被設定在兩個狀態中的第二狀態，會分派下一個資開以便在管道式處理器內執行。下一個資料的n個低階位元便被儲存，以致於儲存在管道式處理器內執行的指令位址所需要的記憶體因而減少。
简体摘要：一种在管道式处理器内寻址的改良方法，该处理器有一个m+n个比特的寻址比特宽度，包括存储对应于第一位址范围的ｍ个高级比特，包围一组在管道式处理器内运行的经挑选过的复数数据。与经挑选过的复数数据的每一个有关的寻址的n个低级比特也同样被存储。在决定处理器内将运行的接续数据的位址之后，即抓紧该接续数据。为了因应提取具有在位址的第一范围之外的下一个资开，一状态寄存器被设置在两个状态中的第一状态，以便显示第一位址寄存器需要更新。而为了因应状态寄存器被设置在两个状态中的第二状态，会分派下一个资开以便在管道式处理器内运行。下一个数据的n个低级比特便被存储，以致于存储在管道式处理器内运行的指令位址所需要的内存因而减少。

3. 发明专利

TWI621065B 處理器和將架構指令轉譯成微指令的方法有权
简体标题：处理器和将架构指令转译成微指令的方法
公开(公告)号：TWI621065B
公开(公告)日：2018-04-11
申请号：TW105139477
申请日：2016-11-30
申请人：上海兆芯集成電路有限公司 , VIA ALLIANCE SEMICONDUCTOR CO., LTD.
发明人：白龍飛 , BAI, LONGFEI , 黃振華 , HUANG, ZHENHUA , 閻萌萌 , YAN, MENGMENG
IPC分类号： G06F9/22
CPC分类号： G06F9/3016 , G06F9/28 , G06F9/30058 , G06F9/30145 , G06F9/3017 , G06F9/322 , G06F9/324 , G06F9/3802 , G06F9/3804 , G06F9/3814 , G06F9/3822 , G06F9/3842 , G06F9/3867

4. 发明专利

TW200421174A 控制在一電腦處理系統內的程式指令區塊之執行 CONTROLLING EXECUTION OF A BLOCK OF PROGRAM INSTRUCTIONS WITHIN A COMPUTER PROCESSING SYSTEM 审中-公开
简体标题：控制在一电脑处理系统内的进程指令区块之运行 CONTROLLING EXECUTION OF A BLOCK OF PROGRAM INSTRUCTIONS WITHIN A COMPUTER PROCESSING SYSTEM
公开(公告)号：TW200421174A
公开(公告)日：2004-10-16
申请号：TW093100171
申请日：2004-01-05
申请人： ARM股份有限公司 ARM LIMITED
发明人：瓦絲金維拉迪彌爾 VASEKIN, VLADIMIR
IPC分类号： G06F
CPC分类号： G06F9/3802 , G06F9/30054 , G06F9/324 , G06F9/3836
摘要：茲提供一資料處理設備2其具有一執行區塊指令EMB可明確指定一將被執行的程式指令區塊的記憶體位置以及該程式指令區塊的長度。當根據該被指定的長度值追蹤而到達該程式指令區塊的末端時，即觸動回返至主程式流。一指令解碼器14可包括一區塊計數器暫存器22用來記錄程式區塊內被呼叫的位置。該程式指令區塊在執行區塊指令之後被一預取得單元6取入到指令管道12中，且當該區塊計數器數值記錄了程式指令區塊內它們分離的位置的同時被如具有一對應於該執行區塊指令的程式計數器數值般地對待。
简体摘要：兹提供一数据处理设备2其具有一运行区块指令EMB可明确指定一将被运行的进程指令区块的内存位置以及该进程指令区块的长度。当根据该被指定的长度值追踪而到达该进程指令区块的末端时，即触动回返至主进程流。一指令译码器14可包括一区块计数器寄存器22用来记录进程区块内被调用的位置。该进程指令区块在运行区块指令之后被一预取得单元6取入到指令管道12中，且当该区块计数器数值记录了进程指令区块内它们分离的位置的同时被如具有一对应于该运行区块指令的进程计数器数值般地对待。

5. 发明专利

TW201814501A 處理器和將架構指令轉譯成微指令的方法审中-公开
简体标题：处理器和将架构指令转译成微指令的方法
公开(公告)号：TW201814501A
公开(公告)日：2018-04-16
申请号：TW105139477
申请日：2016-11-30
申请人：上海兆芯集成電路有限公司 , VIA ALLIANCE SEMICONDUCTOR CO., LTD.
发明人：白龍飛 , BAI, LONGFEI , 黃振華 , HUANG, ZHENHUA , 閻萌萌 , YAN, MENGMENG
IPC分类号： G06F9/22
CPC分类号： G06F9/3016 , G06F9/28 , G06F9/30058 , G06F9/30145 , G06F9/3017 , G06F9/322 , G06F9/324 , G06F9/3802 , G06F9/3804 , G06F9/3814 , G06F9/3822 , G06F9/3842 , G06F9/3867
摘要：一處理器具有執行微指令的執行管線和將架構指令轉譯成為微指令的指令轉譯器。指令轉譯器具有：記憶體，保持微碼指令且每時脈週期提供多個微碼指令；佇列，保持記憶體所提供的微碼指令；分支解碼器，對微碼指令解碼以檢測局部分支指令，使得要將讀取的多條微碼指令中直到程式順序首位局部分支指令為止但不包括程式順序首位局部分支指令的微碼指令寫入佇列，並防止將程式順序首位局部分支指令及其後續微碼指令寫入佇列。局部分支指令由指令轉譯器進行解析。微碼轉譯器將每時脈週期從佇列接收到的多個微碼指令轉譯成微指令以提供至執行管線。
简体摘要：一处理器具有运行微指令的运行管线和将架构指令转译成为微指令的指令转译器。指令转译器具有：内存，保持微码指令且每时脉周期提供多个微码指令；队列，保持内存所提供的微码指令；分支译码器，对微码指令译码以检测局部分支指令，使得要将读取的多条微码指令中直到进程顺序首位局部分支指令为止但不包括进程顺序首位局部分支指令的微码指令写入队列，并防止将进程顺序首位局部分支指令及其后续微码指令写入队列。局部分支指令由指令转译器进行解析。微码转译器将每时脉周期从队列接收到的多个微码指令转译成微指令以提供至运行管线。

7. 发明专利

TW200300903A 資料處理器 data processor 审中-公开
简体标题：数据处理器 data processor
公开(公告)号：TW200300903A
公开(公告)日：2003-06-16
申请号：TW091134100
申请日：2002-11-22
申请人：日立製作所股份有限公司 , 日立北海半導體股份有限公司
发明人：石倉裕道 , 安田元 , 三石直幹 , 石橋謙一
IPC分类号： G06F
CPC分类号： G06F9/342 , G06F9/30189 , G06F9/322 , G06F9/324
摘要：【課題】對於資料容量對位址空間之大小，不使CPU之使用方法變差，而謀求編碼效率以及資料處理效率的改善。【解決手段】採用因應動作模式之動態切換而可以變更對於同一命令的解釋之命令控制部(CONT)以構成資料處理器之故，可以動態切換因資料區域對位址空間之限定所致之編碼效率的提高以及使命令取得高速化優先之動作慔式選擇狀態，以及極力使可以使用之資料區域的限制變不見之動作模式選擇狀態。藉由此，能夠不使CPU之使用方法變差，而活用藉由縮短形命令等之優點。
简体摘要：【课题】对于数据容量对位址空间之大小，不使CPU之使用方法变差，而谋求编码效率以及数据处理效率的改善。【解决手段】采用因应动作模式之动态切换而可以变更对于同一命令的解释之命令控制部(CONT)以构成数据处理器之故，可以动态切换因数据区域对位址空间之限定所致之编码效率的提高以及使命令取得高速化优先之动作慔式选择状态，以及极力使可以使用之数据区域的限制变不见之动作模式选择状态。借由此，能够不使CPU之使用方法变差，而活用借由缩短形命令等之优点。

8. 发明专利

TW200428226A 在資料處理系統內產生位址偏移値 ADDRESS OFFSET GENERATION WITHIN A DATA PROCESSING SYSTEM 审中-公开
简体标题：在数据处理系统内产生位址偏移値 ADDRESS OFFSET GENERATION WITHIN A DATA PROCESSING SYSTEM
公开(公告)号：TW200428226A
公开(公告)日：2004-12-16
申请号：TW093102968
申请日：2004-02-09
申请人： ARM股份有限公司 ARM LIMITED
发明人：希爾大衛詹姆士 SEAL, DAVID JAMES
IPC分类号： G06F
CPC分类号： G06F9/342 , G06F9/30149 , G06F9/30167 , G06F9/3017 , G06F9/322 , G06F9/324
摘要：所揭示為當繼續維持與遺留編碼之舊版相容性(backwards compatibility)時，提供一支援其位址偏移值的產生指令之資料處理系統2，該指令係使用在一遺留的指令編碼中之先前多餘位元而使一位址偏移值的位元編碼。
简体摘要：所揭示为当继续维持与遗留编码之旧版兼容性(backwards compatibility)时，提供一支持其位址偏移值的产生指令之数据处理系统2，该指令系使用在一遗留的指令编码中之先前多余比特而使一位址偏移值的比特编码。

9. 发明专利

TW364959B 資料處理器及資料處理系統失效
简体标题：数据处理器及数据处理系统
公开(公告)号：TW364959B
公开(公告)日：1999-07-21
申请号：TW086114142
申请日：1997-09-27
申请人：日立製作所股份有限公司
发明人：中川典夫 , 中野定樹 , 西井修 , 津野田賢伸
IPC分类号： G06F
CPC分类号： G06F9/30072 , G06F9/324 , G06F9/3804 , G06F9/3842
摘要：資料處理器(1)係包含有中央處理裝置(30)與將該中央處理裝置所執行之命令予以先讀並儲存之命令先讀緩衝器(31)。中央處理裝置包含有可將分歧命令至分歧目標處命令之位移量根據分歧命令所保有之分歧位移資訊檢知出是否為既定位移量的檢知機構(107、108、111)。命令先讀緩衝器可在檢知機構檢知出非為既定位移量時將已先讀之命令清除，並將新取入之分歧目標處命令輸出至中央處理裝置，而在前述檢知機構檢知出為既定位移量時，將已先讀之分歧目標處命令輸出至中央處理裝置者。
藉此，可獲得不須於命令碼上追加無效位元(nullify bit)，即可自命令先讀緩衝器中高速取得分歧命令所界定之一定範圍之分歧目標處命令。
简体摘要：数据处理器(1)系包含有中央处理设备(30)与将该中央处理设备所运行之命令予以先读并存储之命令先读缓冲器(31)。中央处理设备包含有可将分歧命令至分歧目标处命令之位移量根据分歧命令所保有之分歧位移信息检知出是否为既定位移量的检知机构(107、108、111)。命令先读缓冲器可在检知机构检知出非为既定位移量时将已先读之命令清除，并将新取入之分歧目标处命令输出至中央处理设备，而在前述检知机构检知出为既定位移量时，将已先读之分歧目标处命令输出至中央处理设备者。借此，可获得不须于命令码上追加无效比特(nullify bit)，即可自命令先读缓冲器中高速取得分歧命令所界定之一定范围之分歧目标处命令。

10. 发明专利

TW222027B 高性能處理器之分支預測失效
简体标题：高性能处理器之分支预测
公开(公告)号：TW222027B
公开(公告)日：1994-04-01
申请号：TW080106669
申请日：1991-08-22
申请人：迪吉多電腦公司
发明人：理查.狄.維狄克 , 理查.勞.塞茲
IPC分类号： G06F
CPC分类号： G06F9/30072 , G06F9/30032 , G06F9/322 , G06F9/324 , G06F9/3846
摘要：一種RISC（reduced instruction set，精簡指令集）型高性能CPU採用一標準化固定指令尺度，及僅容許經簡化儲存器出入資枓寬度及定位址模態。指令集限於暫存器至暫存器運算及暫存器饋入／儲存運算。所包括之容許使用先前建立資料結構之數元組處理指令包括進行暫存器中數元組萃取、插置及掩蔽之便利，以及非校準饋入及儲存指令。提供饋入／鎖定及修正／條件指令之情況容許實施自動數元組寫入。藉提供一條件移動指令，甚多短分支能被一起消除。一條件移動指令試驗一暫存器，如果符合此條件，將第二暫存器移至第三暫存器；此項功能可取代各短分支，因而保持指令流之順序性。藉預測一分支之目標及根據此項預測而預取新指令，性能可被加速；分支預測原則為預測之全部前向分支不取用及預測之全部後向分支（各迴路所並有）被取用。另一項性能改進利用標準化指令中未使用數元而提供用於跳越之預共目標位址識別，及跳越至次常指令或類似指令。如此，目標能在計算實際位址之前被預取及置於一暫存器。此外，跳越指令之未使用位移部份能包含界定實際跳越型式亦即跳越、跳越至之常式、自次常式轉回之一欄，因此將一預測目標位址置於疊存而容許在執行指含之前預取。處理器能採用一可變儲存器頁尺度，故實施虛定位址之一位移暫存器之各入口能被最適宜利用。一頁大小識別（granularity hint）加在頁表入口，以表明此入口之頁尺度。另一特點為添加一預取指令，用以在一資料段被使用之前，移動此資料段至儲存器階層構造中一較快速存取高速緩衝儲存器。
简体摘要：一种RISC（reduced instruction set，精简指令集）型高性能CPU采用一标准化固定指令尺度，及仅容许经简化存储器出入资枓宽度及定位址模态。指令集限于寄存器至寄存器运算及寄存器馈入／存储运算。所包括之容许使用先前创建数据结构之数元组处理指令包括进行寄存器中数元组萃取、插置及掩蔽之便利，以及非校准馈入及存储指令。提供馈入／锁定及修正／条件指令之情况容许实施自动数元组写入。藉提供一条件移动指令，甚多短分支能被一起消除。一条件移动指令试验一寄存器，如果符合此条件，将第二寄存器移至第三寄存器；此项功能可取代各短分支，因而保持指令流之顺序性。藉预测一分支之目标及根据此项预测而预取新指令，性能可被加速；分支预测原则为预测之全部前向分支不取用及预测之全部后向分支（各回路所并有）被取用。另一项性能改进利用标准化指令中未使用数元而提供用于跳越之预共目标位址识别，及跳越至次常指令或类似指令。如此，目标能在计算实际位址之前被预取及置于一寄存器。此外，跳越指令之未使用位移部份能包含界定实际跳越型式亦即跳越、跳越至之例程、自次例程转回之一栏，因此将一预测目标位址置于叠存而容许在运行指含之前预取。处理器能采用一可变存储器页尺度，故实施虚定位址之一位移寄存器之各入口能被最适宜利用。一页大小识别（granularity hint）加在页表入口，以表明此入口之页尺度。另一特点为添加一预取指令，用以在一数据段被使用之前，移动此数据段至存储器阶层构造中一较快速存取高速缓冲存储器。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式