专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TWI438681B 立即且置換之擷取與解碼機制有权
简体标题：立即且置换之截取与译码机制
公开(公告)号：TWI438681B
公开(公告)日：2014-05-21
申请号：TW097123298
申请日：2008-06-23
申请人：格羅方德半導體公司 , GLOBALFOUNDRIES US INC.
发明人：李西恩 , LIE, SEAN
IPC分类号： G06F9/30
CPC分类号： G06F9/30149 , G06F9/3016 , G06F9/30167 , G06F9/3814 , G06F9/382

2. 发明专利

TWI379230B 指令模式辨識裝置及指令模式辨識方法 INSTRUCTION MODE IDENTIFICATION APPARATUS AND INSTRUCTION MODE IDENTIFICATION METHOD 有权
简体标题：指令模式辨识设备及指令模式辨识方法 INSTRUCTION MODE IDENTIFICATION APPARATUS AND INSTRUCTION MODE IDENTIFICATION METHOD
公开(公告)号：TWI379230B
公开(公告)日：2012-12-11
申请号：TW097144130
申请日：2008-11-14
申请人：瑞昱半導體股份有限公司
发明人：詹勝淵
IPC分类号： G06F
CPC分类号： G06F9/30181 , G06F9/30149 , G06F9/30189
摘要：一種指令模式辨識裝置，包含：一用以儲存一包括複數個位元的指令位址之程式計數器，且其中至少一位元是一冗餘位元；及一依據該冗餘位元以辨識目前指令的指令模式之處理器。因此，處理器可以根據不同的指令模式而將冗餘位元設定為對應的數值，以作為判斷不同指令模式的依據。
简体摘要：一种指令模式辨识设备，包含：一用以存储一包括复数个比特的指令位址之进程计数器，且其中至少一比特是一冗余比特；及一依据该冗余比特以辨识目前指令的指令模式之处理器。因此，处理器可以根据不同的指令模式而将冗余比特设置为对应的数值，以作为判断不同指令模式的依据。

3. 发明专利

TWI314702B 具有多重指令集的資料處理設備中共通指令子集的相同指令編碼方法、相關資料處理設備,以及記錄相關程式的電腦程式產品 THE SAME INSTRUCTION ENCODING METHOD FOR COMMON INSTRUCTION SUBSETS WITHIN DATA PROCESSING APPARATUS HAVING MULTIPLE INSTRUCTION SETS, RELEVANT DATA PROCESSING APPARATUS, AND COMPUTER PROGRAM PRODUCT FOR RECORDING RELEVANT PROGRAMS 有权
简体标题：具有多重指令集的数据处理设备中共通指令子集的相同指令编码方法、相关数据处理设备,以及记录相关进程的电脑进程产品 THE SAME INSTRUCTION ENCODING METHOD FOR COMMON INSTRUCTION SUBSETS WITHIN DATA PROCESSING APPARATUS HAVING MULTIPLE INSTRUCTION SETS, RELEVANT DATA PROCESSING APPARATUS, AND COMPUTER PROGRAM PRODUCT FOR RECORDING RELEVANT PROGRAMS
公开(公告)号：TWI314702B
公开(公告)日：2009-09-11
申请号：TW093104149
申请日：2004-02-19
申请人： ARM股份有限公司 ARM LIMITED
发明人：希爾大衛詹姆士 SEAL, DAVID JAMES , 愛德華寇斯倪維爾 NEVILL, EDWARD COLLES
IPC分类号： G06F
CPC分类号： G06F9/30196 , G06F9/30149 , G06F9/3016 , G06F9/3017 , G06F9/30181 , G06F9/30189 , G06F9/3822 , G06F9/3885
摘要：一資料處理設備2支援兩種指令集。這兩種指令集分享一共通的指令子集,其包含至少一類別的指令,例如,所有的輔助處理器指令。一旦因為在記憶體中的儲存順序所造成之差異被補償,例如,尾序(endianness),該共通的指令子集具有相同的指令編碼。
简体摘要：一数据处理设备2支持两种指令集。这两种指令集分享一共通的指令子集,其包含至少一类别的指令,例如,所有的辅助处理器指令。一旦因为在内存中的存储顺序所造成之差异被补偿,例如,尾序(endianness),该共通的指令子集具有相同的指令编码。

4. 发明专利

TW200907796A 運用別名定址法來實現可變長度的指令編碼 IMPLEMENTATION OF VARIABLE LENGTH INSTRUCTION ENCODING USING ALIAS ADDRESSING 审中-公开
简体标题：运用别名寻址法来实现可变长度的指令编码 IMPLEMENTATION OF VARIABLE LENGTH INSTRUCTION ENCODING USING ALIAS ADDRESSING
公开(公告)号：TW200907796A
公开(公告)日：2009-02-16
申请号：TW097126741
申请日：2008-07-15
申请人：類比儀器公司 ANALOG DEVICES, INC.
发明人：海吉特吉瑞 GIRI, ABHIJIT , 瑞吉夫納迪 NADIG, RAJIV
IPC分类号： G06F
CPC分类号： G06F9/30189 , G06F9/30149 , G06F9/30196 , G06F9/3802 , G06F12/04
摘要：一種數位處理器及其操作的方法,其在傳統處理器上使用別名位址空間來實現可變長度的指令編碼。該方法包含儲存程式碼序列的指令到記憶體中;產生程式碼序列的指令位址;及回應於指令位址在第一位址空間和第二位址空間之間的轉換而自動地切換在第一操作模式和第二操作模式之間,其中第一和第二位址空間內之位址存取相同的記憶體空間;在第一操作模式下,存取第一位址空間內的指令;在第二操作模式下,存取第二位址空間內的指令;及執行程式碼序列之被存取的指令。不同指令長度之指令可以使用在第一和第二操作模式下。
简体摘要：一种数码处理器及其操作的方法,其在传统处理器上使用别名位址空间来实现可变长度的指令编码。该方法包含存储代码串行的指令到内存中;产生代码串行的指令位址;及回应于指令位址在第一位址空间和第二位址空间之间的转换而自动地切换在第一操作模式和第二操作模式之间,其中第一和第二位址空间内之位址存取相同的内存空间;在第一操作模式下,存取第一位址空间内的指令;在第二操作模式下,存取第二位址空间内的指令;及运行代码串行之被存取的指令。不同指令长度之指令可以使用在第一和第二操作模式下。

5. 发明专利

TWI289255B 降低處理器電力消耗的系統、方法及裝置 SYSTEM, METHOD, AND APPARATUS FOR REDUCING POWER CONSUMPTION IN A MICROPROCESSOR WITH MULTIPLE DECODING CAPABILITIES 有权
简体标题：降低处理器电力消耗的系统、方法及设备 SYSTEM, METHOD, AND APPARATUS FOR REDUCING POWER CONSUMPTION IN A MICROPROCESSOR WITH MULTIPLE DECODING CAPABILITIES
公开(公告)号：TWI289255B
公开(公告)日：2007-11-01
申请号：TW094112827
申请日：2005-04-22
申请人：威盛電子股份有限公司 VIA TECHNOLOGIES, INC.
发明人：李察鄧肯 RICHARD DUNCAN
IPC分类号： G06F
CPC分类号： G06F9/30149 , G06F1/3228 , G06F1/3243 , G06F1/329 , G06F9/30196 , G06F9/3822 , Y02D10/152 , Y02D10/24
摘要：本發明揭露一種降低處理器電力消耗的系統、方法及裝置。其中此系統包括一個對一具第一字元長度指令解碼的第一字元長度解碼器、一個對依據第二字元長度指令解碼的第二字元長度解碼器、一個用來指出現行指令字元長度之字元長度選擇器，以及一個第一選擇器，用以當現行指令為該第一字元長度時，將此現行指令導入第一字元長度解碼器。而此第一選擇器也用來將一個先前指令導入第一字元長度解碼器，並維持此第一字元長度解碼器的當前狀態。另外包括一個第二選擇器，當現行指令為第二字元長度時，用來將此現行指令導入第二字元長度解碼器。而此第二選擇器也用來將一個先前指令導入第二字元長度解碼器，並維持此第二字元長度解碼器的當前狀態。
简体摘要：本发明揭露一种降低处理器电力消耗的系统、方法及设备。其中此系统包括一个对一具第一字符长度指令译码的第一字符长度译码器、一个对依据第二字符长度指令译码的第二字符长度译码器、一个用来指出现行指令字符长度之字符长度选择器，以及一个第一选择器，用以当现行指令为该第一字符长度时，将此现行指令导入第一字符长度译码器。而此第一选择器也用来将一个先前指令导入第一字符长度译码器，并维持此第一字符长度译码器的当前状态。另外包括一个第二选择器，当现行指令为第二字符长度时，用来将此现行指令导入第二字符长度译码器。而此第二选择器也用来将一个先前指令导入第二字符长度译码器，并维持此第二字符长度译码器的当前状态。

6. 发明专利

TWI237787B 指令解碼之多重源 MULTIPLE SOURCES FOR INSTRUCTION DECODE 有权
简体标题：指令译码之多重源 MULTIPLE SOURCES FOR INSTRUCTION DECODE
公开(公告)号：TWI237787B
公开(公告)日：2005-08-11
申请号：TW090124152
申请日：2001-09-28
申请人：英特爾公司 INTEL CORPORATION , 亞拿羅設計公司 ANALOG DEVICES, INC.
发明人：格列高里A. 奧弗肯 GREGORY A. OVERKAMP , 查理P. 洛西 CHARLES P. ROTH , 拉維 P. 辛格 RAVI P. SINGH
IPC分类号： G06F
CPC分类号： G06F9/30149
摘要：在一項具體實施例中，本發明揭示一種包含多重指令源的處理器，並且選取適當的來源以將一指令提供給解碼器。每個指令源均可將一指令提供給多工器。該等指令源還會將一指示指令大小的信號提供給一第二多工器。
简体摘要：在一项具体实施例中，本发明揭示一种包含多重指令源的处理器，并且选取适当的来源以将一指令提供给译码器。每个指令源均可将一指令提供给多任务器。该等指令源还会将一指示指令大小的信号提供给一第二多任务器。

7. 发明专利

TW200513971A 使用三位元組逸出運算碼之指令集延伸 INSTRUCTION SET EXTENSION USING 3-BYTE ESCAPE OPCODE 审中-公开
简体标题：使用三字节逸出运算码之指令集延伸 INSTRUCTION SET EXTENSION USING 3-BYTE ESCAPE OPCODE
公开(公告)号：TW200513971A
公开(公告)日：2005-04-16
申请号：TW093117560
申请日：2004-06-17
申请人：英特爾股份有限公司 INTEL CORPORATION
发明人：詹姆士蔻克 COKE, JAMES , 彼得魯士奇多 RUSCITO, PETER , 馬舒得泰爾 TAHIR, MASOOD , 大衛傑克森 JACKSON, DAVID , 威斯納登諾 NAYDENOV, VES , 狄恩羅傑斯 RODGERS, DION , 布萊特托爾 TOLL, BRET , 法蘭克賓斯 BINNS, FRANK
IPC分类号： G06F
CPC分类号： G06F9/30149 , G06F9/30025 , G06F9/30032 , G06F9/30036 , G06F9/30185
摘要：揭露一種將可變長度指令集指令解碼之方法、裝置及系統。該指令為使用新逸出碼值的新型式指令集當中之一，且長度為二位元組，以指出第三運算碼位元組包含對於新指令之特定指令運算碼。新指令如此被定義使得各新逸出運算碼值之運算碼圖中指令長度可使用相同輸入組來決定，而各輸入與決定新運算碼圖中各指令長度有關。對於至少一實施例，新指令之一的長度不用藉由評估特定指令運算碼來決定。
简体摘要：揭露一种将可变长度指令集指令译码之方法、设备及系统。该指令为使用新逸出码值的新型式指令集当中之一，且长度为二字节，以指出第三运算码字节包含对于新指令之特定指令运算码。新指令如此被定义使得各新逸出运算码值之运算码图中指令长度可使用相同输入组来决定，而各输入与决定新运算码图中各指令长度有关。对于至少一实施例，新指令之一的长度不用借由评估特定指令运算码来决定。

8. 发明专利

TW200504590A 以自動指令模式轉換來對齊字組之處理器及方法审中-公开
简体标题：以自动指令模式转换来对齐字组之处理器及方法
公开(公告)号：TW200504590A
公开(公告)日：2005-02-01
申请号：TW092119391
申请日：2003-07-16
申请人：凌陽科技股份有限公司
发明人：吳政諭
IPC分类号： G06F
CPC分类号： G06F9/30149 , G06F9/3816
摘要：本發明係提出一種多模指令中以自動指令模式轉換來對齊字組之處理器及方法，該處理器所執行之指令來自L位元長度之指令邊界，此L位元指令邊界中可容納一個M位元指令或複數個N位元指令，當所擷取之L位元字組為一M位元指令、且前一個L位元字組為一N位元指令時，若該N位元指令有相對應之M位元指令，則將該N位元指令轉換為相對應之M位元指令，若該N位元指令沒有相對應之M位元指令，則插入至少一N位元之NOP指令於該N位元指令之後。
简体摘要：本发明系提出一种多模指令中以自动指令模式转换来对齐字组之处理器及方法，该处理器所运行之指令来自L比特长度之指令边界，此L比特指令边界中可容纳一个M比特指令或复数个N比特指令，当所截取之L比特字组为一M比特指令、且前一个L比特字组为一N比特指令时，若该N比特指令有相对应之M比特指令，则将该N比特指令转换为相对应之M比特指令，若该N比特指令没有相对应之M比特指令，则插入至少一N比特之NOP指令于该N比特指令之后。

9. 发明专利

TWI221961B 早期異常狀況偵測 EARLY EXCEPTION DETECTION 有权
简体标题：早期异常状况侦测 EARLY EXCEPTION DETECTION
公开(公告)号：TWI221961B
公开(公告)日：2004-10-11
申请号：TW091105735
申请日：2002-03-25
申请人：英特爾公司 INTEL CORPORATION , 亞拿羅設計公司 ANALOG DEVICES, INC.
发明人：茱安G. 芮菲拉 JUAN G. REVILLA , 拉維 P. 辛格 RAVI P. SINGH , 查爾斯P. 洛斯 CHARLES P. ROTH
IPC分类号： G06F
CPC分类号： G06F9/3865 , G06F9/30149 , G06F9/3816 , G06F9/3836
摘要：一可程式處理器適於先偵測與一個或多個指令相關聯的異常狀況然後才發出該等指令。可將所偵測的異常狀況以及該等一個或多個指令儲存在一預先提取單元。然後，可以與發出該等指令平行之方式，發出該等異常狀況。
简体摘要：一可进程处理器适于先侦测与一个或多个指令相关联的异常状况然后才发出该等指令。可将所侦测的异常状况以及该等一个或多个指令存储在一预先提取单元。然后，可以与发出该等指令平行之方式，发出该等异常状况。

10. 发明专利

TW569137B 可變寬度指令校準引擎有权
简体标题：可变宽度指令校准发动机
公开(公告)号：TW569137B
公开(公告)日：2004-01-01
申请号：TW090124154
申请日：2001-09-28
申请人：英特爾公司 INTEL CORPORATION , 亞拿羅設計公司 ANALOG DEVICES, INC.
发明人：湯瑪斯杜馬進 THOMAS TOMAZIN , 威廉C 安德生 WILLIAM C. ANDERSON , 查理P 洛西 CHARLES P. ROTH , 凱拉查爾莫 KAYLA CHALMERS , 朱安里維拉 JUAN REVILLA , 拉維 P 辛格 RAVI P. SINGH
IPC分类号： G06F
CPC分类号： G06F9/382 , G06F9/30149 , G06F9/3816
摘要：在一項具體實施例中，本發明揭示一種數位信號處理器，其包括預查詢邏輯，以減少插入至處理管線中之泡泡的數量。該處理器於複數個緩衝器中接收含有指令的資料，並且解碼一第一指令的大小。一第二指令的起點係依據該第一指令的大小來決定。解碼該第二指令的大小，並且處理器決定載入該第二指令是否會用盡該等複數個緩衝器的一個緩衝器。
简体摘要：在一项具体实施例中，本发明揭示一种数码信号处理器，其包括预查找逻辑，以减少插入至处理管线中之泡泡的数量。该处理器于复数个缓冲器中接收含有指令的数据，并且译码一第一指令的大小。一第二指令的起点系依据该第一指令的大小来决定。译码该第二指令的大小，并且处理器决定加载该第二指令是否会用尽该等复数个缓冲器的一个缓冲器。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式