会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 3. 发明专利
    • 具有跳越驗證之安全化的微處理器 SECURISED MICROPROCESSOR WITH JUMP VERIFICATION
    • 具有跳越验证之安全化的微处理器 SECURISED MICROPROCESSOR WITH JUMP VERIFICATION
    • TW200805147A
    • 2008-01-16
    • TW095136755
    • 2006-10-03
    • 納格瑞卡股份有限公司 NAGRACARD S.A.
    • 安德列 庫得斯基 KUDELSKI, ANDRE
    • G06F
    • G06F9/322G06F9/321G06F9/3863G06F21/52
    • 本發明之一目的在於提供避免因程式計數器之不同步化而造成的破壞之方法與裝置。一種安全化之微處理器,包含程式計數器以及與含有指令之程式記憶體接介的介面,該微處理器為其中其包含該程式計數器之歷史記憶體,其指示在先前的指令執行時該程式計數器的位置,以及指令驗證模組,該模組包含驗證資訊的額外片段之讀取機構,其針對正被執行之程序中的該指令,界定該先前程式計數器之應該的位置,該驗證模組包含將該驗證資訊與源自該歷史記憶體者作比較之機構,以及若該驗證指示不相容則產生錯誤之機構。
    • 本发明之一目的在于提供避免因进程计数器之不同步化而造成的破坏之方法与设备。一种安全化之微处理器,包含进程计数器以及与含有指令之进程内存接介的界面,该微处理器为其中其包含该进程计数器之历史内存,其指示在先前的指令运行时该进程计数器的位置,以及指令验证模块,该模块包含验证信息的额外片段之读取机构,其针对正被运行之进程中的该指令,界定该先前进程计数器之应该的位置,该验证模块包含将该验证信息与源自该历史内存者作比较之机构,以及若该验证指示不兼容则产生错误之机构。
    • 5. 发明专利
    • 應用程式之核心模式操作系統及方法
    • 应用进程之内核模式操作系统及方法
    • TW200412539A
    • 2004-07-16
    • TW092100252
    • 2003-01-07
    • 緯創資通股份有限公司 WISTRON CORPORATION
    • 劉韋宏 LIU, WEI HONG
    • G06F
    • G06F9/322
    • 一種應用程式之核心模式操作系統,包括:一核心介面產生器(Kernel–ModeInterfaceGenerator)、一核心模式介面驅動程式(Kernel–ModeInterfaceDriver)及一特權介面(PrivilegeInterface),核心介面產生器係用以動態產生核心模式介面驅動程式,接著核心模式介面驅動程式產生一呼叫閘道(CallGate),並使呼叫閘道可在一核心模式下執行一最高特權等級(Ring0)操作,特權介面係用以連接使用者模式及核心模式,特權介面透過呼叫閘道,提供使用者模式之一行程切換進入核心模式,以執行最高特權等級操作。
    • 一种应用进程之内核模式操作系统,包括:一内核界面产生器(Kernel–ModeInterfaceGenerator)、一内核模式界面驱动程序(Kernel–ModeInterfaceDriver)及一特权界面(PrivilegeInterface),内核界面产生器系用以动态产生内核模式界面驱动程序,接着内核模式界面驱动程序产生一调用闸道(CallGate),并使调用闸道可在一内核模式下运行一最高特权等级(Ring0)操作,特权界面系用以连接用户模式及内核模式,特权界面透过调用闸道,提供用户模式之一行程切换进入内核模式,以运行最高特权等级操作。
    • 6. 发明专利
    • 資料處理器 data processor
    • 数据处理器 data processor
    • TW200300903A
    • 2003-06-16
    • TW091134100
    • 2002-11-22
    • 日立製作所股份有限公司日立北海半導體股份有限公司
    • 石倉裕道安田元三石直幹石橋謙一
    • G06F
    • G06F9/342G06F9/30189G06F9/322G06F9/324
    • 【課題】對於資料容量對位址空間之大小,不使CPU之使用方法變差,而謀求編碼效率以及資料處理效率的改善。【解決手段】採用因應動作模式之動態切換而可以變更對於同一命令的解釋之命令控制部(CONT)以構成資料處理器之故,可以動態切換因資料區域對位址空間之限定所致之編碼效率的提高以及使命令取得高速化優先之動作慔式選擇狀態,以及極力使可以使用之資料區域的限制變不見之動作模式選擇狀態。藉由此,能夠不使CPU之使用方法變差,而活用藉由縮短形命令等之優點。
    • 【课题】对于数据容量对位址空间之大小,不使CPU之使用方法变差,而谋求编码效率以及数据处理效率的改善。【解决手段】采用因应动作模式之动态切换而可以变更对于同一命令的解释之命令控制部(CONT)以构成数据处理器之故,可以动态切换因数据区域对位址空间之限定所致之编码效率的提高以及使命令取得高速化优先之动作慔式选择状态,以及极力使可以使用之数据区域的限制变不见之动作模式选择状态。借由此,能够不使CPU之使用方法变差,而活用借由缩短形命令等之优点。
    • 8. 发明专利
    • 具有近端分支與遠端分支序列結構的客戶指令區塊至本機指令區塊 GUEST INSTRUCTION BLOCK WITH NEAR BRANCHING AND FAR BRANCHING SEQUENCE CONSTRUTION TO NATIVE INSTRUCTION BLOCK
    • 具有近端分支与远程分支串行结构的客户指令区块至本机指令区块 GUEST INSTRUCTION BLOCK WITH NEAR BRANCHING AND FAR BRANCHING SEQUENCE CONSTRUTION TO NATIVE INSTRUCTION BLOCK
    • TW201246066A
    • 2012-11-16
    • TW101102831
    • 2012-01-30
    • 軟體機器公司
    • 艾伯戴爾拉 摩翰麥德
    • G06F
    • G06F9/322G06F9/30058G06F9/30174G06F9/3808G06F9/3844G06F9/3863G06F9/4552
    • 本發明揭示一種用於轉譯指令給一處理器之方法。該方法包括存取複數個包括多個客戶分支指令的客戶指令,該多個客戶分支指令包括客戶遠端分支的至少之一者,並且藉由使用該客戶遠端分支的至少之一者上之分支預測,從該複數個客戶指令中建立一指令序列。該方法進一步包括從該指令序列組裝一客戶指令區塊。該客戶指令區塊轉譯成對應的本機轉換區塊,其中本機遠端分支的至少之一者對應至客戶遠端分支的至少之一者,並且其中該本機遠端分支的至少之一者包括一相對的客戶位址,用於該客戶遠端分支的至少之一者之相對分支路徑。在遇到錯失預測的情況時,利用存取該相對客戶位址可獲得正確的指令序列。
    • 本发明揭示一种用于转译指令给一处理器之方法。该方法包括存取复数个包括多个客户分支指令的客户指令,该多个客户分支指令包括客户远程分支的至少之一者,并且借由使用该客户远程分支的至少之一者上之分支预测,从该复数个客户指令中创建一指令串行。该方法进一步包括从该指令串行组装一客户指令区块。该客户指令区块转译成对应的本机转换区块,其中本机远程分支的至少之一者对应至客户远程分支的至少之一者,并且其中该本机远程分支的至少之一者包括一相对的客户位址,用于该客户远程分支的至少之一者之相对分支路径。在遇到错失预测的情况时,利用存取该相对客户位址可获得正确的指令串行。
    • 10. 发明专利
    • 微碼修補系統及方法 MICROCODE PATCHING SYSTEM AND METHOD
    • 微码修补系统及方法 MICROCODE PATCHING SYSTEM AND METHOD
    • TW200828111A
    • 2008-07-01
    • TW096112686
    • 2007-04-11
    • 聯發科技股份有限公司 MEDIA TEK INC.
    • 李明鴻 LI, MING HUNG
    • G06F
    • G06F12/0638G06F9/268G06F9/322G06F9/328Y02D10/13
    • 一種微碼修補系統,包括一記憶單元、一位址選取單元,以及一捕捉及修補邏輯單元。記憶單元係包括一第一記憶體,用以儲存至少一微碼主指令,以及一第二記憶體,用以提供至少一微碼修補指令。記憶單元係根據一選取輸出位址來被存取。位址選取單元係用以提供一第一輸出位址。捕捉及修補邏輯單元係耦接於位址選取單元及記憶單元之間,用以判斷是否第一輸出位址與至少一錯誤位址當中任一相符,並且當第一輸出位址與錯誤位址當中之一者相符時,選出一用於存取第二記憶體之選取修補位址作為一第二輸出位址,當第一輸出位址與錯誤位址皆不相符時,選取第一輸出位址作為一第二輸出位址,其中第二輸出位址係耦接於記憶單元。
    • 一种微码修补系统,包括一记忆单元、一位址选取单元,以及一捕捉及修补逻辑单元。记忆单元系包括一第一内存,用以存储至少一微码主指令,以及一第二内存,用以提供至少一微码修补指令。记忆单元系根据一选取输出位址来被存取。位址选取单元系用以提供一第一输出位址。捕捉及修补逻辑单元系耦接于位址选取单元及记忆单元之间,用以判断是否第一输出位址与至少一错误位址当中任一相符,并且当第一输出位址与错误位址当中之一者相符时,选出一用于存取第二内存之选取修补位址作为一第二输出位址,当第一输出位址与错误位址皆不相符时,选取第一输出位址作为一第二输出位址,其中第二输出位址系耦接于记忆单元。