专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TWI509408B 死結偵測方法以及機器可讀媒體有权
简体标题：死结侦测方法以及机器可读媒体
公开(公告)号：TWI509408B
公开(公告)日：2015-11-21
申请号：TW102102476
申请日：2013-01-23
申请人：瑞昱半導體股份有限公司 , REALTEK SEMICONDUCTOR CORP.
发明人：王鼎雄 , WANG, TING HSIUNG , 羅幼嵐 , LO, YU LAN , 高淑怡 , KAO, SHU YI
IPC分类号： G06F11/28 , G06F11/30
CPC分类号： G06F17/504

2. 发明专利

TW201537373A 驗證積體電路設計的方法與系統、電腦可讀取儲存媒體审中-公开
简体标题：验证集成电路设计的方法与系统、电脑可读取存储媒体
公开(公告)号：TW201537373A
公开(公告)日：2015-10-01
申请号：TW103145048
申请日：2014-12-23
申请人：台灣積體電路製造股份有限公司 , TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：蔡耀賢 , TSAI, YAOHSIEN , 黃淇婷 , HUANG, CHITING , 葉政宏 , YEH, CHENGHUNG , 李憲信 , LEE, HSIENHSIN SEAN
IPC分类号： G06F17/50
CPC分类号： G06F17/5045 , G06F17/504 , G06F17/5081 , G06F2217/82
摘要：一種驗證具有多個層疊的積體電路的設計的方法，包括執行電路佈局驗證以分隔設計佈局的裝置，其中每個設計佈局是對應至不同的層疊，每個層疊具有對應的裝置。使用計算裝置來產生不同層疊的裝置之間的相鄰層疊連接。對每個層疊執行第一電阻電容擷取以計算對應的設計佈局的每個裝置之間的耦合。對每個相鄰層疊連接執行第二電阻電容擷取。
简体摘要：一种验证具有多个层叠的集成电路的设计的方法，包括运行电路布局验证以分隔设计布局的设备，其中每个设计布局是对应至不同的层叠，每个层叠具有对应的设备。使用计算设备来产生不同层叠的设备之间的相邻层叠连接。对每个层叠运行第一电阻电容截取以计算对应的设计布局的每个设备之间的耦合。对每个相邻层叠连接运行第二电阻电容截取。

3. 发明专利

TWI467406B 一種電路之節點增加與移除之方法有权
简体标题：一种电路之节点增加与移除之方法
公开(公告)号：TWI467406B
公开(公告)日：2015-01-01
申请号：TW099137682
申请日：2010-11-02
申请人：國立清華大學 , NATIONAL TSING HUA UNIVERSITY
发明人：陳勇志 , CHEN, YUNG CHIH , 王俊堯 , WANG, CHUN YAO
IPC分类号： G06F19/00 , H01L27/04
CPC分类号： G06F17/505 , G06F17/504

4. 发明专利

TWI448914B 用以產生組成驗證用自動假定值之方法、系統與電腦程式產品失效
简体标题：用以产生组成验证用自动假定值之方法、系统与电脑进程产品
公开(公告)号：TWI448914B
公开(公告)日：2014-08-11
申请号：TW097124864
申请日：2008-07-02
申请人：卡登斯設計系統股份有限公司 , CADENCE DESIGN SYSTEMS, INC.
发明人：加塔亞努哈弗 , GUPTA, ANUBHAV , 麥米蘭肯L. , MCMILLAN, KEN L.
IPC分类号： G06F17/50
CPC分类号： G06F17/504

5. 发明专利

TW201040767A 構成正準表示法之方法及設備 METHOD AND APPARATUS FOR CONSTRUCTING A CANONICAL REPRESENTATION 审中-公开
简体标题：构成正准表示法之方法及设备 METHOD AND APPARATUS FOR CONSTRUCTING A CANONICAL REPRESENTATION
公开(公告)号：TW201040767A
公开(公告)日：2010-11-16
申请号：TW099100932
申请日：2010-01-14
申请人：希諾皮斯股份有限公司
发明人：洪毅義 , 葛斯瓦米迪瑞 , 辛格賈斯芬德
IPC分类号： G06F
CPC分类号： G06F17/504
摘要：一些實施例提供系統及技術以促進一正準表示法（CR）之構成，該正準表示法表示一組邏輯函數之邏輯結合。於操作期間，系統可接收CR尺寸限制。接著，系統可基於該組邏輯函數構成一組CR，其中該組CR中之每一CR表示該組邏輯函數中之一邏輯函數。系統可接著結合該組CR之子集以獲得一結合的CR。接著，系統可辨別一問題CR，當其與結合的CR接合時會導致超過該CR尺寸限制。系統可接著向使用者通報該問題CR及/或與該問題CR關連之一邏輯函數，藉此幫助使用者辨別該組邏輯函數中之錯誤。
简体摘要：一些实施例提供系统及技术以促进一正准表示法（CR）之构成，该正准表示法表示一组逻辑函数之逻辑结合。于操作期间，系统可接收CR尺寸限制。接着，系统可基于该组逻辑函数构成一组CR，其中该组CR中之每一CR表示该组逻辑函数中之一逻辑函数。系统可接着结合该组CR之子集以获得一结合的CR。接着，系统可辨别一问题CR，当其与结合的CR接合时会导致超过该CR尺寸限制。系统可接着向用户通报该问题CR及/或与该问题CR关连之一逻辑函数，借此帮助用户辨别该组逻辑函数中之错误。

6. 发明专利

TWI528199B 用於從客製化類比／客製化數位／混合信號自動提取功率意圖之圖解設計系統與方法有权
简体标题：用于从客制化模拟／客制化数码／混合信号自动提取功率意图之图解设计系统与方法
公开(公告)号：TWI528199B
公开(公告)日：2016-04-01
申请号：TW101103184
申请日：2012-01-31
申请人：卡登斯系統設計公司 , CADENCE DESIGN SYSTEMS, INC.
发明人：喬普拉厄密 , CHOPRA, AMIT
IPC分类号： G06F17/50
CPC分类号： G06F17/504 , G06F2217/78

7. 发明专利

TW201224748A 事務層級之系統功率消耗評估方法與系統 TRANSACTION LEVEL SYSTEM POWER ESTIMATION METHOD AND SYSTEM 审中-公开
简体标题：事务层级之系统功率消耗评估方法与系统 TRANSACTION LEVEL SYSTEM POWER ESTIMATION METHOD AND SYSTEM
公开(公告)号：TW201224748A
公开(公告)日：2012-06-16
申请号：TW099142387
申请日：2010-12-06
申请人：財團法人工業技術研究院
发明人：薛文燦 , 葉人傑 , 黃鴻杰 , 莊逸堯
IPC分类号： G06F
CPC分类号： G06F17/5022 , G06F17/504 , G06F17/5045 , G06F17/505 , G06F2217/78
摘要：一種事務層級之系統功率消耗評估方法與系統。此方法包括將至少一特徵萃取器插入至目標系統的電子裝置中。於進行事務層級模擬時,所述特徵萃取器萃取該電子裝置之至少一功率特徵。藉由使用功率模型,將所述特徵萃取器所提供的所述功率特徵轉換為至少一功率消耗値。所述功率消耗値被紀錄於功率資料庫,以便作整個系統功率分析使用。在一些實施例中,此系統功率消耗評估方法與系統可應用於具有動態功率管理的目標系統。此系統功率消耗評估方法與系統亦可與高位合成器結合供開發者於短時間內開發具有高階功率消耗評估能力的電子裝置。
简体摘要：一种事务层级之系统功率消耗评估方法与系统。此方法包括将至少一特征萃取器插入至目标系统的电子设备中。于进行事务层级仿真时,所述特征萃取器萃取该电子设备之至少一功率特征。借由使用功率模型,将所述特征萃取器所提供的所述功率特征转换为至少一功率消耗値。所述功率消耗値被纪录于功率数据库,以便作整个系统功率分析使用。在一些实施例中,此系统功率消耗评估方法与系统可应用于具有动态功率管理的目标系统。此系统功率消耗评估方法与系统亦可与高位合成器结合供开发者于短时间内开发具有高级功率消耗评估能力的电子设备。

8. 发明专利

TW201142329A 電路模型萃取方法 EXTRACTING METHODS FOR CIRCUIT MODELS 审中-公开
简体标题：电路模型萃取方法 EXTRACTING METHODS FOR CIRCUIT MODELS
公开(公告)号：TW201142329A
公开(公告)日：2011-12-01
申请号：TW099116627
申请日：2010-05-25
申请人：瑞昱半導體股份有限公司
发明人：李孟蓉 , 羅幼嵐 , 高淑怡
IPC分类号： G01R , G06F
CPC分类号： G06F17/5036 , G06F17/504
摘要：本發明係關於一種電路模型萃取方法，用於代表一應用電路之界面接腳之輸出驅動能力及該應用電路之界面接腳之輸入電容。
简体摘要：本发明系关于一种电路模型萃取方法，用于代表一应用电路之界面接脚之输出驱动能力及该应用电路之界面接脚之输入电容。

9. 发明专利

TW201040768A 實施使用最小距離值之抽象化－精緻化技術的方法及裝置 METHOD AND APPARATUS FOR PERFORMING ABSTRACTION-REFINEMENT USING A LOWER-BOUND-DISTANCE 审中-公开
简体标题：实施使用最小距离值之抽象化－精致化技术的方法及设备 METHOD AND APPARATUS FOR PERFORMING ABSTRACTION-REFINEMENT USING A LOWER-BOUND-DISTANCE
公开(公告)号：TW201040768A
公开(公告)日：2010-11-16
申请号：TW099100934
申请日：2010-01-14
申请人：希諾皮斯股份有限公司
发明人：文仁鎬
IPC分类号： G06F
CPC分类号： G06F17/504
摘要：本發明之實施例提供用以驗證電路之功能性的方法及裝置。此系統可判定下限距離（LBD）值，使得LBD值與並不滿足性質之CUV的LBD抽象模型相關聯。此系統可使用抽象化-精緻化技術來判定CUV是否滿足該性質。此系統可為正被使用於抽象化-精緻化技術中之抽象模型判定上限距離值，並可判定LBD值是否大於或等於上限距離值。若是，則此系統可斷定抽象模型並不滿足該性質，且因此，此系統可決定不對目前正被使用於抽象化-精緻化技術中之抽象模型實施可達性分析。
简体摘要：本发明之实施例提供用以验证电路之功能性的方法及设备。此系统可判定下限距离（LBD）值，使得LBD值与并不满足性质之CUV的LBD抽象模型相关联。此系统可使用抽象化-精致化技术来判定CUV是否满足该性质。此系统可为正被使用于抽象化-精致化技术中之抽象模型判定上限距离值，并可判定LBD值是否大于或等于上限距离值。若是，则此系统可断定抽象模型并不满足该性质，且因此，此系统可决定不对目前正被使用于抽象化-精致化技术中之抽象模型实施可达性分析。

10. 发明专利

TWI266216B 設計檢證技術 DESIGN VERIFICATION USING FORMAL TECHNIQUES 有权
简体标题：设计检证技术 DESIGN VERIFICATION USING FORMAL TECHNIQUES
公开(公告)号：TWI266216B
公开(公告)日：2006-11-11
申请号：TW093135264
申请日：2004-11-17
申请人：美國博通公司 BROADCOM CORPORATION
发明人：盧遠 YUAN LU
IPC分类号： G06F
CPC分类号： G06F17/504
摘要：形式技術可應用於工業設計問題中，例如用於驗證一個電路設計。其初始決定包括定義一些屬性以驗證設計的步驟。其中會生成一個設計的抽象，然後對該抽象進行模型檢查。通過性能分析及對順序操作的驗證，使用這些技術所得的結果可以得到擴展。
简体摘要：形式技术可应用于工业设计问题中，例如用于验证一个电路设计。其初始决定包括定义一些属性以验证设计的步骤。其中会生成一个设计的抽象，然后对该抽象进行模型检查。通过性能分析及对顺序操作的验证，使用这些技术所得的结果可以得到扩展。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式