专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TW201839637A 電路編碼方法與電路架構的辨識方法审中-公开
简体标题：电路编码方法与电路架构的辨识方法
公开(公告)号：TW201839637A
公开(公告)日：2018-11-01
申请号：TW106113448
申请日：2017-04-21
申请人：瑞昱半導體股份有限公司 , REALTEK SEMICONDUCTOR CORPORATION
发明人：林筠菁 , LIN, YUN-JING , 李孟蓉 , LEE, MENG-JUNG , 羅幼嵐 , LO, YU-LAN , 高淑怡 , KAO, SHU-YI , 劉建男 , LIU, CHIEN-NAN , 樓禹慷 , LOU, YU-KANG , 林慶和 , LUN, CHING-HO
IPC分类号： G06F17/50
摘要：本發明揭露了電路編碼方法與電路架構的辨識方法。電路編碼方法應用於一電路的電路架構辨識流程。電路編碼方法包含：將該電路所有電晶體逐一選取為目標電晶體；當該目標電晶體之一端點電性連接(DC Connect)該電壓源或接地埠，將該端點之一端點值加上一第一數值；當該目標電晶體之該端點電性連接該電壓源及該參考電壓以外的端點，將該端點之該端點值加上一第二數值；以及以該目標電晶體之複數個端點值的集合作為該目標電晶體之一電晶體特徵碼。
简体摘要：本发明揭露了电路编码方法与电路架构的辨识方法。电路编码方法应用于一电路的电路架构辨识流程。电路编码方法包含：将该电路所有晶体管逐一选取为目标晶体管；当该目标晶体管之一端点电性连接(DC Connect)该电压源或接地端口，将该端点之一端点值加上一第一数值；当该目标晶体管之该端点电性连接该电压源及该参考电压以外的端点，将该端点之该端点值加上一第二数值；以及以该目标晶体管之复数个端点值的集合作为该目标晶体管之一晶体管特征码。

2. 发明专利

TWI448711B 產生積體電路模型的方法有权
简体标题：产生集成电路模型的方法
公开(公告)号：TWI448711B
公开(公告)日：2014-08-11
申请号：TW101101352
申请日：2012-01-13
申请人：瑞昱半導體股份有限公司 , REALTEK SEMICONDUCTOR CORP.
发明人：李孟蓉 , LEE, MENG JUNG , 王鼎雄 , WANG, TING HSIUNG , 羅幼嵐 , LO, YU LAN , 高淑怡 , KAO, SHU YI
IPC分类号： G01R31/303
CPC分类号： G06F17/5045 , G06F17/5036

3. 发明专利

TWI403743B 電路模型萃取方法有权
简体标题：电路模型萃取方法
公开(公告)号：TWI403743B
公开(公告)日：2013-08-01
申请号：TW099116627
申请日：2010-05-25
申请人：瑞昱半導體股份有限公司 , REALTEK SEMICONDUCTOR CORP.
发明人：李孟蓉 , LEE, X MENG JUNG , 羅幼嵐 , LO, YU LAN , 高淑怡 , KAO, SHU YI
IPC分类号： G01R31/303 , G06F17/50
CPC分类号： G06F17/5036 , G06F17/504

4. 发明专利

TWI697797B 決定積體電路之電壓以及找出電壓與電路參數之關係的方法有权
简体标题：决定集成电路之电压以及找出电压与电路参数之关系的方法
公开(公告)号：TWI697797B
公开(公告)日：2020-07-01
申请号：TW107139648
申请日：2018-11-08
申请人：瑞昱半導體股份有限公司 , REALTEK SEMICONDUCTOR CORPORATION
发明人：陳英傑 , CHEN, YING-CHIEH , 余美儷 , YU, MEI-LI , 羅幼嵐 , LO, YU-LAN , 林欣樟 , LIN, HSIN-CHANG , 高淑怡 , KAO, SHU-YI
IPC分类号： G06F30/00 , H01L21/02

5. 发明专利

TW202018544A 決定積體電路之電壓以及找出電壓與電路參數之關係的方法审中-公开
简体标题：决定集成电路之电压以及找出电压与电路参数之关系的方法
公开(公告)号：TW202018544A
公开(公告)日：2020-05-16
申请号：TW107139648
申请日：2018-11-08
申请人：瑞昱半導體股份有限公司 , REALTEK SEMICONDUCTOR CORPORATION
发明人：陳英傑 , CHEN, YING-CHIEH , 余美儷 , YU, MEI-LI , 羅幼嵐 , LO, YU-LAN , 林欣樟 , LIN, HSIN-CHANG , 高淑怡 , KAO, SHU-YI
IPC分类号： G06F17/50 , H01L21/02
摘要：本發明揭露一種決定IC之電壓的方法，包含：依據一電路設計進行一靜態時序分析，以得到該電路設計之一關鍵路徑的資料，再據以產生一網表；依據一標準電壓及複數個預設參數對該網表執行一電路參數模擬以及一蒙地卡羅模擬，以分別得到一電路參數參考值以及複數個電路參數值的一變異數；依據一預設電壓範圍執行一適應性電壓調整分析，以得到一電壓與電路參數關係，其中該電壓與電路參數關係指出該預設電壓範圍內複數個預設電壓的每一個所關聯的一電路參數偏移達到了多少個該變異數；以及依據該標準電壓測試一IC，以得到該IC之一電路參數測試值，並依據該電路參數測試值與該電路參數參考值之差以及該電壓與電路參數關係，決定該IC之一供應電壓。
简体摘要：本发明揭露一种决定IC之电压的方法，包含：依据一电路设计进行一静态时序分析，以得到该电路设计之一关键路径的数据，再据以产生一网表；依据一标准电压及复数个默认参数对该网表运行一电路参数仿真以及一蒙地卡罗仿真，以分别得到一电路参数参考值以及复数个电路参数值的一变异数；依据一默认电压范围运行一适应性电压调整分析，以得到一电压与电路参数关系，其中该电压与电路参数关系指出该默认电压范围内复数个默认电压的每一个所关联的一电路参数偏移达到了多少个该变异数；以及依据该标准电压测试一IC，以得到该IC之一电路参数测试值，并依据该电路参数测试值与该电路参数参考值之差以及该电压与电路参数关系，决定该IC之一供应电压。

6. 发明专利

TW201800968A 混和信號電路系統模擬方法及相關電子裝置审中-公开
简体标题：混和信号电路系统仿真方法及相关电子设备
公开(公告)号：TW201800968A
公开(公告)日：2018-01-01
申请号：TW105119416
申请日：2016-06-21
申请人：瑞昱半導體股份有限公司 , REALTEK SEMICONDUCTOR CORP.
发明人：陳英傑 , CHEN, YING-CHIEH , 余美儷 , YU, MEI-LI , 王鼎雄 , WANG, TING-HSIUNG , 羅幼嵐 , LO, YU-LAN , 高淑怡 , KAO, SHU-YI
IPC分类号： G06F17/50 , H03K19/00
CPC分类号： G06F17/5022 , G01R13/34 , G01R31/3167 , G06F15/18 , G06F17/5036
摘要：一種混和信號電路系統模擬方法，其中該方法包含:偵測一電路系統中所包含的多個暫存器的位置以及一時脈訊號，其中該電路系統為一混和信號電路系統；對耦接於任意兩個暫存器之間的一電路區塊執行一時序分析轉換操作以得到一轉換後電路系統；以及對該轉換後電路系統執行一靜態時序分析操作；其中當該電路區塊可轉換為一組合電路區塊時，該時序分析轉換操作包含:將該電路區塊轉換為該組合電路區塊，其中該組合電路區塊為邏輯閘層次。
简体摘要：一种混和信号电路系统仿真方法，其中该方法包含:侦测一电路系统中所包含的多个寄存器的位置以及一时脉信号，其中该电路系统为一混和信号电路系统；对耦接于任意两个寄存器之间的一电路区块运行一时序分析转换操作以得到一转换后电路系统；以及对该转换后电路系统运行一静态时序分析操作；其中当该电路区块可转换为一组合电路区块时，该时序分析转换操作包含:将该电路区块转换为该组合电路区块，其中该组合电路区块为逻辑门层次。

7. 发明专利

TW201432481A 決定積體電路之介面時序的方法與其相關的機器可讀媒體审中-公开
简体标题：决定集成电路之界面时序的方法与其相关的机器可读媒体
公开(公告)号：TW201432481A
公开(公告)日：2014-08-16
申请号：TW102104847
申请日：2013-02-07
申请人：瑞昱半導體股份有限公司 , REALTEK SEMICONDUCTOR CORP.
发明人：余美儷 , YU, MEI LI , 王鼎雄 , WANG, TING HSIUNG , 羅幼嵐 , LO, YU LAN , 高淑怡 , KAO, SHU YI
IPC分类号： G06F17/50
CPC分类号： G06F1/10 , G06F17/5031
摘要：一種決定一積體電路之一介面時序的方法，包含有：載入該積體電路之一電路設計檔案與一時序限制檔案，並依據該電路設計檔案與該時序限制檔案來決定出該電路設計檔案的一第一介面埠；決定出該第一介面埠與該電路設計檔案內的一特定電路元件之間的一第一傳輸路徑與該第一傳輸路徑上的一負載；依據該第一傳輸路徑與該第一傳輸路徑上的該負載來產生一介面電路檔案；以及依據該介面電路檔案來計算出該第一傳輸路徑的一第一訊號傳輸時間。
简体摘要：一种决定一集成电路之一界面时序的方法，包含有：加载该集成电路之一电路设计文档与一时序限制文档，并依据该电路设计文档与该时序限制文档来决定出该电路设计文档的一第一界面端口；决定出该第一界面端口与该电路设计文档内的一特定电路组件之间的一第一传输路径与该第一传输路径上的一负载；依据该第一传输路径与该第一传输路径上的该负载来产生一界面电路文档；以及依据该界面电路文档来计算出该第一传输路径的一第一信号传输时间。

8. 发明专利

TWI685064B 電路設計方法及相關的電腦程式產品有权
简体标题：电路设计方法及相关的电脑进程产品
公开(公告)号：TWI685064B
公开(公告)日：2020-02-11
申请号：TW108107337
申请日：2019-03-06
申请人：瑞昱半導體股份有限公司 , REALTEK SEMICONDUCTOR CORP.
发明人：羅翊修 , LO, I-HSIU , 吳宛儒 , WU, WAN-JU , 陳勇仁 , CHEN, YUNG-JEN , 羅幼嵐 , LO, YU-LAN , 高淑怡 , KAO, SHU-YI
IPC分类号： H01L21/82 , G06F17/50

9. 发明专利

TWI587160B 漏電檢測方法有权
简体标题：漏电检测方法
公开(公告)号：TWI587160B
公开(公告)日：2017-06-11
申请号：TW100112202
申请日：2011-04-08
申请人：瑞昱半導體股份有限公司 , REALTEK SEMICONDUCTOR CORP.
发明人：張裕睿 , CHANG, YU JUI , 羅幼嵐 , LO, YU LAN , 高淑怡 , KAO, SHU YI
IPC分类号： G06F17/50 , G01R31/28

10. 发明专利

TW201623992A 積體電路的時序分析方法及相關的電腦程式產品审中-公开
简体标题：集成电路的时序分析方法及相关的电脑进程产品
公开(公告)号：TW201623992A
公开(公告)日：2016-07-01
申请号：TW103145632
申请日：2014-12-26
申请人：瑞昱半導體股份有限公司 , REALTEK SEMICONDUCTOR CORP.
发明人：陳英傑 , CHEN, YING-CHIEH , 余美儷 , YU, MEI-LI , 王鼎雄 , WANG, TING-HSIUNG , 羅幼嵐 , LO, YU-LAN , 高淑怡 , KAO, SHU-YI
IPC分类号： G01R31/317
CPC分类号： G06F17/5081 , G06F17/5031 , G06F2217/84
摘要：本發明提出一種積體電路的時序分析方法，用於分析至少部份電路區塊非使用標準元件的積體電路，其包含：讀取積體電路的網表，網表中包含積體電路的時脈信號的量測起點以及量測端點，量測起點與量測端點之間包含有信號路徑，並且量測起點與量測端點之間分別包含有傳輸線或至少一個電路區塊；分析信號路徑，以阻抗性負載的方式將部分電路區塊記錄於積體電路的簡化網表；以及依據積體電路的簡化網表，計算時脈信號通過信號路徑的時脈延遲。
简体摘要：本发明提出一种集成电路的时序分析方法，用于分析至少部份电路区块非使用标准组件的集成电路，其包含：读取集成电路的网表，网表中包含集成电路的时脉信号的量测起点以及量测端点，量测起点与量测端点之间包含有信号路径，并且量测起点与量测端点之间分别包含有传输线或至少一个电路区块；分析信号路径，以阻抗性负载的方式将部分电路区块记录于集成电路的简化网表；以及依据集成电路的简化网表，计算时脉信号通过信号路径的时脉延迟。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式