专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TW201327244A 用於臨界值邏輯電路的標準表示法的化簡方法审中-公开
简体标题：用于临界值逻辑电路的标准表示法的化简方法
公开(公告)号：TW201327244A
公开(公告)日：2013-07-01
申请号：TW100148214
申请日：2011-12-23
申请人：國立清華大學 , NATIONAL TSING HUA UNIVERSITY
发明人：王俊堯 , WANG, CHUN YAO , 郭品宜 , KUO, PIN YI , 黃敬懿 , HUANG, CHING YI
IPC分类号： G06F17/50
摘要：一種用於臨界值邏輯電路的標準表示法的化簡方法，包括步驟：輸入一線性臨界值邏輯閘；同時減少至少一權重值以及該臨界值；判斷進行同時減少至少一權重值以及該臨界值步驟前後之關鍵效果向量是否相等；判斷是否還需要化簡至少一權重值以及該臨界值；若還需要化簡至少一權重值以及該臨界值，則進行同時減少至少一權重值以及該臨界值步驟；以及若不需要化簡至少一權重值以及該臨界值，則輸出化簡後之線性臨界值邏輯閘。透過上述之方法，本發明可實現將臨界值邏輯電路進行化簡之目的。
简体摘要：一种用于临界值逻辑电路的标准表示法的化简方法，包括步骤：输入一线性临界值逻辑门；同时减少至少一权重值以及该临界值；判断进行同时减少至少一权重值以及该临界值步骤前后之关键效果矢量是否相等；判断是否还需要化简至少一权重值以及该临界值；若还需要化简至少一权重值以及该临界值，则进行同时减少至少一权重值以及该临界值步骤；以及若不需要化简至少一权重值以及该临界值，则输出化简后之线性临界值逻辑门。透过上述之方法，本发明可实现将临界值逻辑电路进行化简之目的。

2. 发明专利

TWI562002B 用於臨界值邏輯電路的標準表示法的化簡方法有权
简体标题：用于临界值逻辑电路的标准表示法的化简方法
公开(公告)号：TWI562002B
公开(公告)日：2016-12-11
申请号：TW100148214
申请日：2011-12-23
申请人：國立清華大學 , NATIONAL TSING HUA UNIVERSITY
发明人：王俊堯 , WANG, CHUN YAO , 郭品宜 , KUO, PIN YI , 黃敬懿 , HUANG, CHING YI
IPC分类号： G06F17/50

3. 发明专利

TWI467406B 一種電路之節點增加與移除之方法有权
简体标题：一种电路之节点增加与移除之方法
公开(公告)号：TWI467406B
公开(公告)日：2015-01-01
申请号：TW099137682
申请日：2010-11-02
申请人：國立清華大學 , NATIONAL TSING HUA UNIVERSITY
发明人：陳勇志 , CHEN, YUNG CHIH , 王俊堯 , WANG, CHUN YAO
IPC分类号： G06F19/00 , H01L27/04
CPC分类号： G06F17/505 , G06F17/504

4. 发明专利

TW201332289A 用於臨界值邏輯電路的重接線方法审中-公开
简体标题：用于临界值逻辑电路的重接线方法
公开(公告)号：TW201332289A
公开(公告)日：2013-08-01
申请号：TW101101552
申请日：2012-01-16
申请人：國立清華大學 , NATIONAL TSING HUA UNIVERSITY
发明人：王俊堯 , WANG, CHUN YAO , 郭品宜 , KUO, PIN YI , 黃敬懿 , HUANG, CHING YI
IPC分类号： H03K19/0175
摘要：一種用於臨界值邏輯電路的重接線方法，包括步驟：指定一原目標線性臨界值邏輯閘及指定一目標線；判斷是否有對應權重值與臨界值相同之輸入；將該原目標線性臨界值邏輯閘分為一分解目標線性臨界值邏輯閘及一分出線性臨界值邏輯閘；移除該目標線；判斷該目標線是否為關鍵輸入；移除該目標線原來所在之線性臨界值邏輯閘之無用輸入，並將剩下之線性臨界值邏輯閘與一改正網路以一或閘連接；將該目標線原來所在之線性臨界值邏輯閘之臨界值減去該目標線對應之權重值，並將該目標線與剩下之線性臨界值邏輯閘以至少一及閘連接。
简体摘要：一种用于临界值逻辑电路的重接线方法，包括步骤：指定一原目标线性临界值逻辑门及指定一目标线；判断是否有对应权重值与临界值相同之输入；将该原目标线性临界值逻辑门分为一分解目标线性临界值逻辑门及一分出线性临界值逻辑门；移除该目标线；判断该目标线是否为关键输入；移除该目标线原来所在之线性临界值逻辑门之无用输入，并将剩下之线性临界值逻辑门与一改正网络以一或闸连接；将该目标线原来所在之线性临界值逻辑门之临界值减去该目标线对应之权重值，并将该目标线与剩下之线性临界值逻辑门以至少一及闸连接。

5. 发明专利

TWI414955B 一種快速偵測節點合併並簡化電路之方法有权
简体标题：一种快速侦测节点合并并简化电路之方法
公开(公告)号：TWI414955B
公开(公告)日：2013-11-11
申请号：TW099110161
申请日：2010-04-01
申请人：國立清華大學 , NATIONAL TSING HUA UNIVERSITY
发明人：陳勇志 , CHEN, YUNG CHIH , 王俊堯 , WANG, CHUN YAO
IPC分类号： G06F17/50
CPC分类号： G06F11/263

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式