专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TW200739926A 電子裝置及形成電子裝置之方法 ELECTRONIC DEVICE AND A PROCESS FOR FORMING THE ELECTRONIC DEVICE 审中-公开
简体标题：电子设备及形成电子设备之方法 ELECTRONIC DEVICE AND A PROCESS FOR FORMING THE ELECTRONIC DEVICE
公开(公告)号：TW200739926A
公开(公告)日：2007-10-16
申请号：TW095146362
申请日：2006-12-12
申请人：飛思卡爾半導體公司 FREESCALE SEMICONDUCTOR, INC.
发明人：里歐馬修 MATHEW, LEO , 麥可G 卡金斯基 KHAZHINSKY, MICHAEL G.
IPC分类号： H01L
CPC分类号： H01L27/0811 , H01L29/0657 , H01L29/42312 , H01L29/7391 , H01L29/785
摘要：本發明揭示一種可包含一閘控二極體之電子裝置(10),其中該閘控二極體包含一接面二極體結構,該接面二極體結構包含一接面,與該接面間隔開並相鄰之一第一導電部件(101)可以係連接至一第一信號線。與該接面間隔開並相鄰之一第二導電部件(103)可以係同時與一第二信號線電性連接而與該第一導電部件電性絕緣(32、22)。該接面二極體結構可包含一p-n或一p-i-n接面。還說明一用以形成該電子裝置之方法。
简体摘要：本发明揭示一种可包含一闸控二极管之电子设备(10),其中该闸控二极管包含一接面二极管结构,该接面二极管结构包含一接面,与该接面间隔开并相邻之一第一导电部件(101)可以系连接至一第一信号线。与该接面间隔开并相邻之一第二导电部件(103)可以系同时与一第二信号线电性连接而与该第一导电部件电性绝缘(32、22)。该接面二极管结构可包含一p-n或一p-i-n接面。还说明一用以形成该电子设备之方法。

2. 发明专利

TW200721696A 具多個閘極裝置的信號轉換器 SIGNAL CONVERTERS WITH MULTIPLE GATE DEVICES 审中-公开
简体标题：具多个闸极设备的信号转换器 SIGNAL CONVERTERS WITH MULTIPLE GATE DEVICES
公开(公告)号：TW200721696A
公开(公告)日：2007-06-01
申请号：TW095137849
申请日：2006-10-14
申请人：飛思卡爾半導體公司 FREESCALE SEMICONDUCTOR, INC.
发明人：穆罕默德S 穆薩 MOOSA, MOHAMED S. , 斯里蘭S 卡派特 KALPAT, SRIRAM S. , 里歐馬修 MATHEW, LEO
IPC分类号： H03M
CPC分类号： H03M1/361 , H01L27/0886 , H01L27/1211 , H03M1/745
摘要：本發明提供一種類比數位轉換器(10),其包括提供複數個數位輸出信號的複數個多個獨立閘極場效電晶體(MIGFET)(14、16、18、20)。該複數個MIGFET(14、16、18、20)之每一MIGFET(14)可具有用於接收一類比信號的第一閘極(60)、一用於被加偏壓的第二閘極(62),及一用於提供來自該複數個數位輸出信號中之一數位輸出信號的電流電極。該複數個MIGFET之每一MIGFET可具有在該複數個MIGFET中獨特的體寬度、通道長度之一組合以產生一在該複數個MIGFET中獨特的臨限電壓。本發明亦提供一種包括複數個MIGFET的數位類比轉換器。
简体摘要：本发明提供一种模拟数码转换器(10),其包括提供复数个数码输出信号的复数个多个独立闸极场效应管(MIGFET)(14、16、18、20)。该复数个MIGFET(14、16、18、20)之每一MIGFET(14)可具有用于接收一模拟信号的第一闸极(60)、一用于被加偏压的第二闸极(62),及一用于提供来自该复数个数码输出信号中之一数码输出信号的电流电极。该复数个MIGFET之每一MIGFET可具有在该复数个MIGFET中独特的体宽度、信道长度之一组合以产生一在该复数个MIGFET中独特的临限电压。本发明亦提供一种包括复数个MIGFET的数码模拟转换器。

3. 发明专利

TW200805676A 在半導體裝置中分離結構之方法 METHOD OF SEPARATING A STRUCTURE IN A SEMICONDUCTOR DEVICE 审中-公开
简体标题：在半导体设备中分离结构之方法 METHOD OF SEPARATING A STRUCTURE IN A SEMICONDUCTOR DEVICE
公开(公告)号：TW200805676A
公开(公告)日：2008-01-16
申请号：TW096108611
申请日：2007-03-13
申请人：飛思卡爾半導體公司 FREESCALE SEMICONDUCTOR, INC.
发明人：里歐馬修 MATHEW, LEO , 拉瑪查德蘭慕拉里達 MURALIDHAR, RAMACHANDRAN , 維拉拉哈文當達潘妮 DHANDAPANI, VEERARAGHAVAN
IPC分类号： H01L
CPC分类号： H01L21/28273 , B82Y10/00 , H01L21/28282 , H01L29/6653 , H01L29/66825 , H01L29/66833
摘要：於半導體裝置中移除一部分的結構可將結構分離。該結構具兩個高度不同的部分(109、107)。在一範例中,形成一間隔物(203)將該結構移除,該間隔物位於較低的部分上,並與較高部分的側壁毗連。然後在該結構上之間隔物外形成一第二種材料(303)。移除該間隔物,然後再移除該間隔物下方的部分,以將該處之結構分離。在一具體實施例中,分離的通道區域設置在分離的結構中。在其它具體實施例中,分離的閘極結構設置在分離的結構中。
简体摘要：于半导体设备中移除一部分的结构可将结构分离。该结构具两个高度不同的部分(109、107)。在一范例中,形成一间隔物(203)将该结构移除,该间隔物位于较低的部分上,并与较高部分的侧壁毗连。然后在该结构上之间隔物外形成一第二种材料(303)。移除该间隔物,然后再移除该间隔物下方的部分,以将该处之结构分离。在一具体实施例中,分离的信道区域设置在分离的结构中。在其它具体实施例中,分离的闸极结构设置在分离的结构中。

4. 发明专利

TW200802626A 半導體結構圖案形成 SEMICONDUCTOR STRUCTURE PATTERN FORMATION 审中-公开
简体标题：半导体结构图案形成 SEMICONDUCTOR STRUCTURE PATTERN FORMATION
公开(公告)号：TW200802626A
公开(公告)日：2008-01-01
申请号：TW096111643
申请日：2007-04-02
申请人：飛思卡爾半導體公司 FREESCALE SEMICONDUCTOR, INC.
发明人：里歐馬修 MATHEW, LEO , 羅德R 莫拉 MORA, RODE R. , 塔伯A 史蒂芬 STEPHENS, TAB A. , 羅天英 LUO, TIEN YING
IPC分类号： H01L
CPC分类号： H01L29/785 , H01L29/66795 , Y10S438/942
摘要：本發明揭示一種半導體結構圖案形成,其依據
简体摘要：本发明揭示一种半导体结构图案形成,其依据

5. 发明专利

TW200717664A 含矽化物纖維移除程序之半導體製程 SEMICONDUCTOR FABRICATION PROCESS INCLUDING SILICIDE STRINGER REMOVAL PROCESSING 审中-公开
简体标题：含硅化物纤维移除进程之半导体制程 SEMICONDUCTOR FABRICATION PROCESS INCLUDING SILICIDE STRINGER REMOVAL PROCESSING
公开(公告)号：TW200717664A
公开(公告)日：2007-05-01
申请号：TW095133097
申请日：2006-09-07
申请人：飛思卡爾半導體公司 FREESCALE SEMICONDUCTOR, INC.
发明人：迪哈麥西嘉瓦拉尼 JAWARANI, DHARMESH , 約翰R 艾維斯 ALVIS, JOHN R. , 麥克G 哈李森 HARRISON, MICHAEL G. , 里歐馬修 MATHEW, LEO , 約翰E 摩爾 MOORE, JOHN E. , 羅德R 莫拉 MORA, RODE R.
IPC分类号： H01L
CPC分类号： H01L21/28518 , H01L21/2855
摘要：本發明揭示一種半導體製程,其包括在一晶圓(101)之一半導體基板(104)上面的一閘極介電質(114)上面形成一閘極電極(112)及一襯墊介電層(116),該襯墊介電層(116)包括與該閘極電極之側壁相鄰之垂直部分(118)及在該半導體基板(104)之一上表面上面的水平部分(117)。相鄰一垂直部分(118)且在該襯墊介電層(116)之一水平部分(117)上面形成一間隔物(108)。形成該間隔物(108)之後,移除該襯墊介電層(116)之曝露部分以形成由該延伸間隔物(108)所覆蓋之一襯墊介電結構(126)。然後回蝕該延伸間隔物(108)以曝露或揭露該襯墊介電結構(126)之末端。在回蝕該間隔物(108)之前,可在該晶圓(101)上噴濺沈積一金屬(130)以準備形成一矽化物(134)。在該回蝕之後,該晶圓(101)可浸入皮蘭哈(piranha)液並用氬之一射頻噴濺(140)來加以清洗。
简体摘要：本发明揭示一种半导体制程,其包括在一晶圆(101)之一半导体基板(104)上面的一闸极介电质(114)上面形成一闸极电极(112)及一衬垫介电层(116),该衬垫介电层(116)包括与该闸极电极之侧壁相邻之垂直部分(118)及在该半导体基板(104)之一上表面上面的水平部分(117)。相邻一垂直部分(118)且在该衬垫介电层(116)之一水平部分(117)上面形成一间隔物(108)。形成该间隔物(108)之后,移除该衬垫介电层(116)之曝露部分以形成由该延伸间隔物(108)所覆盖之一衬垫介电结构(126)。然后回蚀该延伸间隔物(108)以曝露或揭露该衬垫介电结构(126)之末端。在回蚀该间隔物(108)之前,可在该晶圆(101)上喷溅沉积一金属(130)以准备形成一硅化物(134)。在该回蚀之后,该晶圆(101)可浸入皮兰哈(piranha)液并用氩之一射频喷溅(140)来加以清洗。

6. 发明专利

TW200737359A 形成絕緣體上半導體(SOI)主體接觸器件之方法及裝置 METHOD AND APPARATUS FOR FORMING A SEMICONDUCTOR-ON-INSULATOR (SOI) BODY-CONTACTED DEVICE 审中-公开
简体标题：形成绝缘体上半导体(SOI)主体接触器件之方法及设备 METHOD AND APPARATUS FOR FORMING A SEMICONDUCTOR-ON-INSULATOR (SOI) BODY-CONTACTED DEVICE
公开(公告)号：TW200737359A
公开(公告)日：2007-10-01
申请号：TW096100710
申请日：2007-01-08
申请人：飛思卡爾半導體公司 FREESCALE SEMICONDUCTOR, INC.
发明人：里歐馬修 MATHEW, LEO , 璩麗欣 GE, LIXIN , 莎亞維爾拉哈芬 VEERARAGHAVAN, SURYA
IPC分类号： H01L
CPC分类号： H01L29/78615 , H01L29/785
摘要：一種製造一半導體器件的方法,包括使覆蓋在一絕緣層(12)上面的一半導體層(14)圖案化,以產生第一作用區(28)和第二作用區(30),其中該第一作用區的高度與該第二作用區的高度不同,且其中於該半導體器件的至少一通道區中,該第一作用區之至少一部分具有第一導電率類型,而該第二作用區之至少一部分具有與該第一導電率類型不同的第二導電率類型。此方法進一步包括於該第一作用區及該第二作用區的至少一部分上形成一閘極結構(26)。此方法進一步包括移除該半導體器件一側之第二作用區的一部分。
简体摘要：一种制造一半导体器件的方法,包括使覆盖在一绝缘层(12)上面的一半导体层(14)图案化,以产生第一作用区(28)和第二作用区(30),其中该第一作用区的高度与该第二作用区的高度不同,且其中于该半导体器件的至少一信道区中,该第一作用区之至少一部分具有第一导电率类型,而该第二作用区之至少一部分具有与该第一导电率类型不同的第二导电率类型。此方法进一步包括于该第一作用区及该第二作用区的至少一部分上形成一闸极结构(26)。此方法进一步包括移除该半导体器件一侧之第二作用区的一部分。

7. 发明专利

TW200733250A 用以形成包含鰭型結構的電子裝置之製程 PROCESS FOR FORMING AN ELECTRONIC DEVICE INCLUDING A FIN-TYPE STRUCTURE 审中-公开
简体标题：用以形成包含鳍型结构的电子设备之制程 PROCESS FOR FORMING AN ELECTRONIC DEVICE INCLUDING A FIN-TYPE STRUCTURE
公开(公告)号：TW200733250A
公开(公告)日：2007-09-01
申请号：TW095146082
申请日：2006-12-08
申请人：飛思卡爾半導體公司 FREESCALE SEMICONDUCTOR, INC.
发明人：詹姆士D 柏奈特 BURNETT, JAMES D. , 里歐馬修 MATHEW, LEO , 畢楊W 明 MIN, BYOUNG W.
IPC分类号： H01L
CPC分类号： H01L29/785 , H01L21/845 , H01L27/1211 , H01L29/66795
摘要：本發明揭示一種用於形成一電子裝置之製程,其可包括:形成一用於一第一鰭型結構之具有一第一高度之半導體鰭(18)及移除該半導體鰭之一部分以便將該半導體鰭(934)縮短至一第二高度。根據具體實施例,可形成一第二半導體鰭(932),該第一(934)及該第二(932)半導體鰭之每一者具有一代表一通道寬度之不同高度。根據另一具體實施例,可形成一第二(932)及一第三半導體鰭(938),該第一(934)、該第二(932)及該第三半導體鰭(938)之每一者具有一代表一通道寬度之不同高度。
简体摘要：本发明揭示一种用于形成一电子设备之制程,其可包括:形成一用于一第一鳍型结构之具有一第一高度之半导体鳍(18)及移除该半导体鳍之一部分以便将该半导体鳍(934)缩短至一第二高度。根据具体实施例,可形成一第二半导体鳍(932),该第一(934)及该第二(932)半导体鳍之每一者具有一代表一信道宽度之不同高度。根据另一具体实施例,可形成一第二(932)及一第三半导体鳍(938),该第一(934)、该第二(932)及该第三半导体鳍(938)之每一者具有一代表一信道宽度之不同高度。

8. 发明专利

TW200721324A 倒T型通道電晶體之製造方法 A METHOD OF MAKING AN INVERTED-T CHANNEL TRANSISTOR 审中-公开
简体标题：倒T型信道晶体管之制造方法 A METHOD OF MAKING AN INVERTED-T CHANNEL TRANSISTOR
公开(公告)号：TW200721324A
公开(公告)日：2007-06-01
申请号：TW095138266
申请日：2006-10-17
申请人：飛思卡爾半導體公司 FREESCALE SEMICONDUCTOR, INC.
发明人：里歐馬修 MATHEW, LEO , 羅德R 莫拉 MORA, RODE R.
IPC分类号： H01L
CPC分类号： H01L27/1104 , H01L21/823431 , H01L27/11 , H01L29/66795 , H01L29/785
摘要：本發明係揭示一種用以產生一倒T型場效電晶體(10)之方法。該方法包括,於一基板(12)上產生一水平主動區域(14)及一垂直主動區域(16)。該方法尚包括,於該垂直主動區域(16)之一第一側及該垂直主動區域之一第二側上形成一側壁間隔層(22)。該方法尚包括移除該水平主動區域(14)之一部分,其未由該側壁間隔層(22)覆蓋。該方法尚包括移除該側壁間隔層(22)。該方法尚包括,於該水平主動區域(14)之至少一第一部分之上,及該垂直主動區域(16)之至少一第一部分之上,形成一閘極介電層(26)。該方法尚包括於該閘極介電層(26)之上形成一閘極(28)。該方法尚包括,於該水平主動區域之至少一第二部分及該垂直主動區域(16)之至少一第二部分之上,形成一源極區域(30)及一汲極區域(32)。
简体摘要：本发明系揭示一种用以产生一倒T型场效应管(10)之方法。该方法包括,于一基板(12)上产生一水平主动区域(14)及一垂直主动区域(16)。该方法尚包括,于该垂直主动区域(16)之一第一侧及该垂直主动区域之一第二侧上形成一侧壁间隔层(22)。该方法尚包括移除该水平主动区域(14)之一部分,其未由该侧壁间隔层(22)覆盖。该方法尚包括移除该侧壁间隔层(22)。该方法尚包括,于该水平主动区域(14)之至少一第一部分之上,及该垂直主动区域(16)之至少一第一部分之上,形成一闸极介电层(26)。该方法尚包括于该闸极介电层(26)之上形成一闸极(28)。该方法尚包括,于该水平主动区域之至少一第二部分及该垂直主动区域(16)之至少一第二部分之上,形成一源极区域(30)及一汲极区域(32)。

9. 发明专利

TW200733388A 使用鰭式場效電晶體及具有靜態隨機存取記憶體(SRAM)之積體電路 INTEGRATED CIRCUIT USING FINFETS AND HAVING A STATIC RANDOM ACCESS MEMORY (SRAM) 审中-公开
简体标题：使用鳍式场效应管及具有静态随机存取内存(SRAM)之集成电路 INTEGRATED CIRCUIT USING FINFETS AND HAVING A STATIC RANDOM ACCESS MEMORY (SRAM)
公开(公告)号：TW200733388A
公开(公告)日：2007-09-01
申请号：TW095146663
申请日：2006-12-13
申请人：飛思卡爾半導體公司 FREESCALE SEMICONDUCTOR, INC.
发明人：詹姆士D 柏奈特 BURNETT, JAMES D. , 里歐馬修 MATHEW, LEO , 畢楊W 明 MIN, BYOUNG W.
IPC分类号： H01L
CPC分类号： H01L27/1108 , H01L27/1203 , H01L27/1207 , H01L27/1211 , H01L29/045 , H01L29/66795 , H01L29/785
摘要：本發明揭示一種包括一邏輯電路及一記憶體單元(21)的積體電路(10)。該邏輯電路包括一P通道電晶體(18),且該記憶體單元包括一P通道電晶體。該邏輯電路之P通道電晶體包括一通道區。該通道區具有一沿具有(110)之一表面定向的一半導體結構之側壁定位的部分。該通道區沿該側壁定位之該部分具有一第一垂直尺寸,該第一垂直尺寸大於該記憶體單元之P通道電晶體的通道區之任何部分的垂直尺寸,該任何部分係沿具有(110)之一表面定向的半導體結構之一側壁定位。
简体摘要：本发明揭示一种包括一逻辑电路及一内存单元(21)的集成电路(10)。该逻辑电路包括一P信道晶体管(18),且该内存单元包括一P信道晶体管。该逻辑电路之P信道晶体管包括一信道区。该信道区具有一沿具有(110)之一表面定向的一半导体结构之侧壁定位的部分。该信道区沿该侧壁定位之该部分具有一第一垂直尺寸,该第一垂直尺寸大于该内存单元之P信道晶体管的信道区之任何部分的垂直尺寸,该任何部分系沿具有(110)之一表面定向的半导体结构之一侧壁定位。

10. 发明专利

TW200733245A 包含倒T型通道電晶體之多重裝置型態及其方法 MULTIPLE DEVICE TYPES INCLUDING AN INVERTED-T CHANNEL TRANSISTOR AND METHOD THEREFOR 审中-公开
简体标题：包含倒T型信道晶体管之多重设备型态及其方法 MULTIPLE DEVICE TYPES INCLUDING AN INVERTED-T CHANNEL TRANSISTOR AND METHOD THEREFOR
公开(公告)号：TW200733245A
公开(公告)日：2007-09-01
申请号：TW095138069
申请日：2006-10-16
申请人：飛思卡爾半導體公司 FREESCALE SEMICONDUCTOR, INC.
发明人：畢楊W 明 MIN, BYOUNG W. , 詹姆士D 柏奈特 BURNETT, JAMES D. , 里歐馬修 MATHEW, LEO
IPC分类号： H01L
CPC分类号： H01L27/1104 , H01L21/823431 , H01L27/11 , H01L29/66795 , H01L29/785
摘要：本發明提供一種用於製造一半導體裝置(10)之方法。該方法包含形成一具有一垂直作用區(56)及一在該垂直作用區(56)之兩側面上延伸之水平作用區(54)的第一電晶體(94)。該方法進一步包含形成一具有一垂直作用區(58)的第二電晶體(96)。該方法進一步包含形成一具有一垂直作用區(60)及一在該垂直作用區(60)之僅一側面上延伸之水平作用區(54)的第三電晶體(98)。
简体摘要：本发明提供一种用于制造一半导体设备(10)之方法。该方法包含形成一具有一垂直作用区(56)及一在该垂直作用区(56)之两侧面上延伸之水平作用区(54)的第一晶体管(94)。该方法进一步包含形成一具有一垂直作用区(58)的第二晶体管(96)。该方法进一步包含形成一具有一垂直作用区(60)及一在该垂直作用区(60)之仅一侧面上延伸之水平作用区(54)的第三晶体管(98)。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式