专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TWI695488B 具有整合式高K金屬控制閘之非揮發性分離閘記憶體單元及其製造方法有权
简体标题：具有集成式高K金属控制闸之非挥发性分离闸内存单元及其制造方法
公开(公告)号：TWI695488B
公开(公告)日：2020-06-01
申请号：TW107143482
申请日：2018-12-04
申请人：美商超捷公司 , SILICON STORAGE TECHNOLOGY, INC.
发明人：楊正威 , YANG, JENG-WEI , 吳滿堂 , WU, MAN-TANG , 陳俊明 , CHEN, CHUN-MING , 蘇堅昇 , SU, CHIEN-SHENG , 杜恩漢 , DO, NHAN
IPC分类号： H01L27/115 , H01L27/11521

2. 发明专利

TWI641114B 使用兩個多晶矽沉積步驟來形成三柵極非揮發性快閃記憶體單元對的方法有权
简体标题：使用两个多晶硅沉积步骤来形成三栅极非挥发性闪存单元对的方法
公开(公告)号：TWI641114B
公开(公告)日：2018-11-11
申请号：TW106112013
申请日：2017-04-11
申请人：美商超捷公司 , SILICON STORAGE TECHNOLOGY, INC.
发明人：周峰 , ZHOU, FENG , 呂祥 , LIU, XIAN , 蘇堅昇 , SU, CHIEN-SHENG , 杜恩漢 , DO, NHAN , 王春明 , WANG, CHUNMING
IPC分类号： H01L27/115

3. 发明专利

TW201947741A 具有變化絕緣閘極氧化物之分離閘快閃記憶體單元及其形成方法审中-公开
简体标题：具有变化绝缘闸极氧化物之分离闸闪存单元及其形成方法
公开(公告)号：TW201947741A
公开(公告)日：2019-12-16
申请号：TW108115433
申请日：2019-05-03
申请人：美商超捷公司 , SILICON STORAGE TECHNOLOGY, INC.
发明人：杜恩漢 , DO, NHAN , 蘇堅昇 , SU, CHIEN-SHENG , 楊正威 , YANG, JENG-WEI
IPC分类号： H01L27/115
摘要：一種記憶體裝置，其包括：一半導體基材，其具有間隔開的源極區與汲極區，其中該基材之一通道區在該源極區與該汲極區之間延伸；一多晶矽浮閘，其經設置於該通道區之一第一部分上方且藉由具有一第一厚度之絕緣材料而與該通道區之該第一部分絕緣，其中該浮閘具有終止於一尖銳邊緣之一傾斜上表面；一多晶矽字線閘，其經設置於該通道區之一第二部分上方且藉由具有一第二厚度之絕緣材料而與該通道區之該第二部分絕緣；及一多晶矽抹除閘，其經設置於該源極區上方且藉由具有一第三厚度之絕緣材料而與該源極區絕緣，其中該抹除閘包括一缺口，該缺口圍繞該浮閘之該尖銳邊緣且與該浮閘之該尖銳邊緣絕緣。該第三厚度大於該第一厚度，且該第一厚度大於該第二厚度。
简体摘要：一种内存设备，其包括：一半导体基材，其具有间隔开的源极区与汲极区，其中该基材之一信道区在该源极区与该汲极区之间延伸；一多晶硅浮闸，其经设置于该信道区之一第一部分上方且借由具有一第一厚度之绝缘材料而与该信道区之该第一部分绝缘，其中该浮闸具有终止于一尖锐边缘之一倾斜上表面；一多晶硅字线闸，其经设置于该信道区之一第二部分上方且借由具有一第二厚度之绝缘材料而与该信道区之该第二部分绝缘；及一多晶硅抹除闸，其经设置于该源极区上方且借由具有一第三厚度之绝缘材料而与该源极区绝缘，其中该抹除闸包括一缺口，该缺口围绕该浮闸之该尖锐边缘且与该浮闸之该尖锐边缘绝缘。该第三厚度大于该第一厚度，且该第一厚度大于该第二厚度。

4. 发明专利

TWI681543B 具有變化絕緣閘極氧化物之分離閘快閃記憶體單元及其形成方法有权
简体标题：具有变化绝缘闸极氧化物之分离闸闪存单元及其形成方法
公开(公告)号：TWI681543B
公开(公告)日：2020-01-01
申请号：TW108115433
申请日：2019-05-03
申请人：美商超捷公司 , SILICON STORAGE TECHNOLOGY, INC.
发明人：杜恩漢 , DO, NHAN , 蘇堅昇 , SU, CHIEN-SHENG , 楊正威 , YANG, JENG-WEI
IPC分类号： H01L27/115

5. 发明专利

TWI605573B 形成分離閘記憶體單元陣列連同低及高電壓邏輯裝置之方法有权
简体标题：形成分离闸内存单元数组连同低及高电压逻辑设备之方法
公开(公告)号：TWI605573B
公开(公告)日：2017-11-11
申请号：TW105102068
申请日：2016-01-22
申请人：超捷公司 , SILICON STORAGE TECHNOLOGY, INC.
发明人：吳滿堂 , WU, MAN TANG , 楊正威 , YANG, JENG WEI , 蘇堅昇 , SU, CHIEN-SHENG , 陳俊明 , CHEN, CHUN MING , 杜恩漢 , DO, NHAN
IPC分类号： H01L27/115 , H01L29/66 , H01L29/423
CPC分类号： H01L29/66537 , H01L21/28273 , H01L27/11519 , H01L27/11546 , H01L29/42328 , H01L29/66825

6. 发明专利

TW201703265A 具有一浮閘、字線、抹除閘之分離閘非揮發性記憶體單元，及製造方法审中-公开
简体标题：具有一浮闸、字线、抹除闸之分离闸非挥发性内存单元，及制造方法
公开(公告)号：TW201703265A
公开(公告)日：2017-01-16
申请号：TW105119732
申请日：2016-06-23
申请人：超捷公司 , SILICON STORAGE TECHNOLOGY, INC.
发明人：楊正威 , YANG, JENG WEI , 吳滿堂 , WU, MAN TANG , 陳俊明 , CHEN, CHUN MING , 塔達尤尼曼達娜 , TADAYONI, MANDANA , 蘇堅昇 , SU, CHIEN-SHENG , 杜恩漢 , DO, NHAN
IPC分类号： H01L29/788 , H01L21/8247
CPC分类号： H01L27/11524 , G11C16/26 , H01L21/28273 , H01L27/11521 , H01L29/42328 , H01L29/66825 , H01L29/7881 , H01L29/7883
摘要：一種記憶體裝置包括：一矽半導體基材；間隔開的源極區及汲極區，其等形成在該基材中，且其等之間具有一通道區；及一導電浮閘，其設置於該通道區之一第一部分及該源極區之一第一部分上方。一種抹除閘包括：一第一部分，其側向相鄰於該浮閘且在該源極區上方；及一第二部分，其向上延伸並且延伸於該浮閘上方。一種導電字線閘設置於該通道區之一第二部分上方。該字線閘設置成側向相鄰於該浮閘且不包括設置於該浮閘上方之部分。使該字線閘與該通道區之該第二部分分開的絕緣厚度小於使該浮閘與該抹除閘分開的絕緣厚度。
简体摘要：一种内存设备包括：一硅半导体基材；间隔开的源极区及汲极区，其等形成在该基材中，且其等之间具有一信道区；及一导电浮闸，其设置于该信道区之一第一部分及该源极区之一第一部分上方。一种抹除闸包括：一第一部分，其侧向相邻于该浮闸且在该源极区上方；及一第二部分，其向上延伸并且延伸于该浮闸上方。一种导电字线闸设置于该信道区之一第二部分上方。该字线闸设置成侧向相邻于该浮闸且不包括设置于该浮闸上方之部分。使该字线闸与该信道区之该第二部分分开的绝缘厚度小于使该浮闸与该抹除闸分开的绝缘厚度。

7. 发明专利

TWI534947B 形成半導體主動區和隔離區域之雙圖案方法有权
简体标题：形成半导体主动区和隔离区域之双图案方法
公开(公告)号：TWI534947B
公开(公告)日：2016-05-21
申请号：TW103145236
申请日：2014-12-24
申请人：超捷公司 , SILICON STORAGE TECHNOLOGY, INC.
发明人：楊正威 , YANG, JENG WEI , 蘇堅昇 , SU, CHIEN-SHENG
IPC分类号： H01L21/76
CPC分类号： H01L21/76224 , H01L21/3086 , H01L21/3088

8. 发明专利

TW201611247A 使用增強橫向控制閘至浮閘耦合之改良尺度之分離閘快閃記憶體單元审中-公开
简体标题：使用增强横向控制闸至浮闸耦合之改良尺度之分离闸闪存单元
公开(公告)号：TW201611247A
公开(公告)日：2016-03-16
申请号：TW104123534
申请日：2015-07-21
申请人：超捷公司 , SILICON STORAGE TECHNOLOGY, INC.
发明人：楊正威 , YANG, JENG WEI , 吳滿堂 , WU, MAN TANG , 陳俊明 , CHEN, CHUN MING , 蘇堅昇 , SU, CHIEN-SHENG , 杜恩漢 , DO, NHAN
IPC分类号： H01L27/115 , H01L29/792
CPC分类号： H01L27/11521 , H01L29/42328 , H01L29/7881
摘要：一種非揮發性記憶體單元包括：基材，其為第一導電性類型半導體材料；在該基材中的第一及第二間隔開區域，其等為不同於該第一導電性類型的第二導電性類型，在該基材中介於該第一區域與該第二區域之間有通道區域。浮閘之第一部份經垂直設置於該通道區域之第一部分上方，浮閘之第二部份經垂直設置於該第一區域上方。該浮閘包括斜坡上表面，該斜坡上表面終止於一或多個尖銳邊緣。抹除閘係垂直設置於該浮閘上方，且該一或多個尖銳邊緣面對該抹除閘。控制閘之第一部分經橫向設置成相鄰於該浮閘，且經垂直設置於該第一區域上方。選擇閘之第一部分經垂直設置於該通道區域之第二部分上方，且經橫向設置成相鄰於該浮閘。
简体摘要：一种非挥发性内存单元包括：基材，其为第一导电性类型半导体材料；在该基材中的第一及第二间隔开区域，其等为不同于该第一导电性类型的第二导电性类型，在该基材中介于该第一区域与该第二区域之间有信道区域。浮闸之第一部份经垂直设置于该信道区域之第一部分上方，浮闸之第二部份经垂直设置于该第一区域上方。该浮闸包括斜坡上表面，该斜坡上表面终止于一或多个尖锐边缘。抹除闸系垂直设置于该浮闸上方，且该一或多个尖锐边缘面对该抹除闸。控制闸之第一部分经横向设置成相邻于该浮闸，且经垂直设置于该第一区域上方。选择闸之第一部分经垂直设置于该信道区域之第二部分上方，且经横向设置成相邻于该浮闸。

9. 发明专利

TW201532186A 形成半導體主動區和隔離區域之雙圖案方法审中-公开
简体标题：形成半导体主动区和隔离区域之双图案方法
公开(公告)号：TW201532186A
公开(公告)日：2015-08-16
申请号：TW103145236
申请日：2014-12-24
申请人：超捷公司 , SILICON STORAGE TECHNOLOGY, INC.
发明人：楊正威 , YANG, JENG WEI , 蘇堅昇 , SU, CHIEN-SHENG
IPC分类号： H01L21/76
CPC分类号： H01L21/76224 , H01L21/3086 , H01L21/3088
摘要：本發明為一種使用雙圖案化程序在半導體基材中形成主動區和隔離區域的方法。該方法包括：在基材表面上形成第一材料；在該第一材料上形成第二材料；在該第二材料中形成複數個第一溝槽，其中該複數個第一溝槽相互平行；在該第二材料中形成一第二溝槽，其中該第二溝槽在該基材的中央區域中垂直於並且跨越該複數個第一溝槽；以第三材料填充該等第一和第二溝槽；移除該第二材料以在該第三材料中形成相互平行且不延伸通過該基材的該中央區域的第三溝槽；以及延伸該等第三溝槽通過該第一材料並至該基材之中。
简体摘要：本发明为一种使用双图案化进程在半导体基材中形成主动区和隔离区域的方法。该方法包括：在基材表面上形成第一材料；在该第一材料上形成第二材料；在该第二材料中形成复数个第一沟槽，其中该复数个第一沟槽相互平行；在该第二材料中形成一第二沟槽，其中该第二沟槽在该基材的中央区域中垂直于并且跨越该复数个第一沟槽；以第三材料填充该等第一和第二沟槽；移除该第二材料以在该第三材料中形成相互平行且不延伸通过该基材的该中央区域的第三沟槽；以及延伸该等第三沟槽通过该第一材料并至该基材之中。

10. 发明专利

TW201804604A 集成鰭式場效電晶體(FINFET) CMOS裝置與嵌入式非揮發性記憶體單元之方法审中-公开
简体标题：集成鳍式场效应管(FINFET) CMOS设备与嵌入式非挥发性内存单元之方法
公开(公告)号：TW201804604A
公开(公告)日：2018-02-01
申请号：TW106117018
申请日：2017-05-23
申请人：超捷公司 , SILICON STORAGE TECHNOLOGY, INC.
发明人：蘇堅昇 , SU, CHIEN-SHENG , 楊正威 , YANG, JENG-WEI , 吳滿堂 , WU, MAN-TANG , 陳俊明 , CHEN, CHUN-MING , 陳曉萬 , TRAN, HIEU VAN , 杜恩漢 , DO, NHAN
IPC分类号： H01L27/115 , H01L27/1156
CPC分类号： H01L27/11568 , H01L21/30604 , H01L21/30625 , H01L21/3065 , H01L21/823821 , H01L28/00
摘要：一種形成一記憶體裝置的方法，該記憶體裝置具有在一平面狀基材表面上方之記憶體單元以及在鰭形基材表面部分上方的FinFET邏輯裝置，該方法包括：形成一保護層於該基材之一記憶體單元部分中之先前形成的浮閘、抹除閘、字線多晶矽、及源極區上方；接著形成鰭片至該基材之該表面中，及在該基材之一邏輯部分中沿著該鰭片形成邏輯閘；接著移除該保護層，及完成自該基材之該記憶體單元部分中之該等字線多晶矽及汲極區形成字線閘。
简体摘要：一种形成一内存设备的方法，该内存设备具有在一平面状基材表面上方之内存单元以及在鳍形基材表面部分上方的FinFET逻辑设备，该方法包括：形成一保护层于该基材之一内存单元部分中之先前形成的浮闸、抹除闸、字线多晶硅、及源极区上方；接着形成鳍片至该基材之该表面中，及在该基材之一逻辑部分中沿着该鳍片形成逻辑门；接着移除该保护层，及完成自该基材之该内存单元部分中之该等字线多晶硅及汲极区形成字线闸。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式