专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TWI443810B 固態攝像裝置，及固態攝像元件的製造方法有权
简体标题：固态摄像设备，及固态摄像组件的制造方法
公开(公告)号：TWI443810B
公开(公告)日：2014-07-01
申请号：TW097109993
申请日：2008-03-21
申请人：新加坡優尼山帝斯電子私人有限公司 , UNISANTIS ELECTRONICS SINGAPORE PTE LTD.
发明人：舛岡富士雄 , MASUOKA, FUJIO , 中村廣記 , NAKAMURA, HIROKI
IPC分类号： H01L27/14
CPC分类号： H01L27/14603 , H01L27/14609 , H01L27/1461 , H01L27/14612 , H01L27/14634 , H01L27/14643 , H01L27/14679 , H01L27/14683

2. 发明专利

TW201419548A 半導體裝置的製造方法以及半導體裝置审中-公开
简体标题：半导体设备的制造方法以及半导体设备
公开(公告)号：TW201419548A
公开(公告)日：2014-05-16
申请号：TW102140598
申请日：2013-11-08
申请人：新加坡優尼山帝斯電子私人有限公司 , UNISANTIS ELECTRONICS SINGAPORE PTE. LTD.
发明人：舛岡富士雄 , MASUOKA, FUJIO , 中村広記 , NAKAMURA, HIROKI
IPC分类号： H01L29/78 , H01L21/28
CPC分类号： H01L29/4238 , H01L29/0692 , H01L29/66666 , H01L29/7827
摘要：半導體裝置的製造方法包括：第1步驟，於矽基板上，使用第1抗蝕劑形成鰭狀矽層，且於鰭狀矽層的周圍形成第1絕緣膜；以及第2步驟，於鰭狀矽層的周圍形成第2絕緣膜，並對第2絕緣膜進行蝕刻，使該第2絕緣膜殘存於鰭狀矽層的側壁，於第2絕緣膜上、鰭狀矽層上及第1絕緣膜上堆積第3絕緣膜，隨後，沿相對於鰭狀矽層所延伸的方向而正交的方向，形成用於形成閘極配線及柱狀矽層的第2抗蝕劑，使用該第2抗蝕劑，對第2絕緣膜、第3絕緣膜及鰭狀矽層進行蝕刻，並且去除第2絕緣膜，藉此形成柱狀矽層與包含第3絕緣膜的虛擬閘極。
简体摘要：半导体设备的制造方法包括：第1步骤，于硅基板上，使用第1抗蚀剂形成鳍状硅层，且于鳍状硅层的周围形成第1绝缘膜；以及第2步骤，于鳍状硅层的周围形成第2绝缘膜，并对第2绝缘膜进行蚀刻，使该第2绝缘膜残存于鳍状硅层的侧壁，于第2绝缘膜上、鳍状硅层上及第1绝缘膜上堆积第3绝缘膜，随后，沿相对于鳍状硅层所延伸的方向而正交的方向，形成用于形成闸极配线及柱状硅层的第2抗蚀剂，使用该第2抗蚀剂，对第2绝缘膜、第3绝缘膜及鳍状硅层进行蚀刻，并且去除第2绝缘膜，借此形成柱状硅层与包含第3绝缘膜的虚拟闸极。

3. 发明专利

TW201349312A 半導體裝置的製造方法以及半導體裝置审中-公开
简体标题：半导体设备的制造方法以及半导体设备
公开(公告)号：TW201349312A
公开(公告)日：2013-12-01
申请号：TW102116729
申请日：2013-05-10
申请人：新加坡優尼山帝斯電子私人有限公司 , UNISANTIS ELECTRONICS SINGAPORE PTE. LTD.
发明人：舛岡富士雄 , MASUOKA, FUJIO , 中村広記 , NAKAMURA, HIROKI
IPC分类号： H01L21/28 , H01L29/78
CPC分类号： H01L29/66545 , H01L29/66666 , H01L29/7827
摘要：半導體裝置的製造方法包括下述步驟：於鰭狀矽層(103)的周圍形成第一絕緣膜(104)，於鰭狀矽層的上部形成柱狀矽層(106)；向柱狀矽層上部、鰭狀矽層上部與柱狀矽層下部注入雜質而形成擴散層；以及形成閘極絕緣膜、多晶矽閘極電極(114a)、多晶矽閘極配線(114b)以及多晶矽閘極焊墊(114c)。多晶矽閘極電極與多晶矽閘極焊墊的寬度寬於多晶矽閘極配線的寬度。半導體裝置的製造方法隨後包括下述步驟：堆積層間絕緣膜(120)，並且使多晶矽閘極電極以及多晶矽閘極配線露出，對多晶矽閘極電極以及多晶矽閘極配線進行蝕刻後，堆積金屬層(121)，以形成金屬閘極電極(121a)與金屬閘極配線(121b)；以及形成接觸部。
简体摘要：半导体设备的制造方法包括下述步骤：于鳍状硅层(103)的周围形成第一绝缘膜(104)，于鳍状硅层的上部形成柱状硅层(106)；向柱状硅层上部、鳍状硅层上部与柱状硅层下部注入杂质而形成扩散层；以及形成闸极绝缘膜、多晶硅闸极电极(114a)、多晶硅闸极配线(114b)以及多晶硅闸极焊垫(114c)。多晶硅闸极电极与多晶硅闸极焊垫的宽度宽于多晶硅闸极配线的宽度。半导体设备的制造方法随后包括下述步骤：堆积层间绝缘膜(120)，并且使多晶硅闸极电极以及多晶硅闸极配线露出，对多晶硅闸极电极以及多晶硅闸极配线进行蚀刻后，堆积金属层(121)，以形成金属闸极电极(121a)与金属闸极配线(121b)；以及形成接触部。

4. 发明专利

TWI412123B 半導體記憶裝置有权
简体标题：半导体记忆设备
公开(公告)号：TWI412123B
公开(公告)日：2013-10-11
申请号：TW099131002
申请日：2010-09-14
申请人：新加坡優尼山帝斯電子私人有限公司 , UNISANTIS ELECTRONICS SINGAPORE PTE LTD.
发明人：舛岡富士雄 , MASUOKA, FUJIO , 新井紳太郎 , ARAI, SHINTARO
IPC分类号： H01L27/11 , H01L29/40
CPC分类号： H01L29/7827 , H01L27/0207 , H01L27/11 , H01L27/1112 , H01L28/20

5. 发明专利

TWI402973B 半導體記憶裝置及其製造方法有权
简体标题：半导体记忆设备及其制造方法
公开(公告)号：TWI402973B
公开(公告)日：2013-07-21
申请号：TW099116467
申请日：2010-05-24
申请人：新加坡優尼山帝斯電子私人有限公司 , UNISANTIS ELECTRONICS SINGAPORE PTE LTD.
发明人：舛岡富士雄 , MASUOKA, FUJIO , 新井紳太郎 , ARAI, SHINTARO
IPC分类号： H01L27/11 , H01L21/8244
CPC分类号： H01L29/1083 , H01L27/0886 , H01L27/11 , H01L27/1104 , H01L29/66666 , H01L29/7827

6. 发明专利

TW201312693A 半導體裝置的製造方法，及半導體裝置审中-公开
简体标题：半导体设备的制造方法，及半导体设备
公开(公告)号：TW201312693A
公开(公告)日：2013-03-16
申请号：TW101132962
申请日：2012-09-10
申请人：新加坡優尼山帝斯電子私人有限公司 , UNISANTIS ELECTRONICS SINGAPORE PTE. LTD.
发明人：舛岡富士雄 , MASUOKA, FUJIO , 原田望 , HARADA, NOZOMU
IPC分类号： H01L21/768 , H01L23/52
CPC分类号： H01L21/84 , H01L27/1203 , H01L27/14607 , H01L27/1461 , H01L27/14612 , H01L27/1463 , H01L27/14689 , H01L29/78642
摘要：半導體裝置的製造方法係具有：柱狀半導體形成步驟，將第1及第2柱狀半導體(2、3)形成為彼此相同高度而且同時形成；柱狀半導體底部連接步驟，將施體或受體雜質摻雜於第1柱狀半導體(2)之底部區域而形成第1半導體層(5)，並且將第1半導體層與第2柱狀半導體(3)彼此連接；電路元件形成步驟，將施體或受體雜質摻雜於第1柱狀半導體之上部區域而形成上部半導體區域(11)，且形成具有該上部半導體區域之電路元件；導體層形成步驟，在第2柱狀半導體內形成第1導體層(13)；接觸孔形成步驟，形成分別連接於第1及第2柱狀半導體之第1及第2接觸孔(16a、16b)；及配線金屬層形成步驟，形成經由第1及第2接觸孔而與上部半導體區域及第1導體層連接的配線金屬層。
简体摘要：半导体设备的制造方法系具有：柱状半导体形成步骤，将第1及第2柱状半导体(2、3)形成为彼此相同高度而且同时形成；柱状半导体底部连接步骤，将施体或受体杂质掺杂于第1柱状半导体(2)之底部区域而形成第1半导体层(5)，并且将第1半导体层与第2柱状半导体(3)彼此连接；电路组件形成步骤，将施体或受体杂质掺杂于第1柱状半导体之上部区域而形成上部半导体区域(11)，且形成具有该上部半导体区域之电路组件；导体层形成步骤，在第2柱状半导体内形成第1导体层(13)；接触孔形成步骤，形成分别连接于第1及第2柱状半导体之第1及第2接触孔(16a、16b)；及配线金属层形成步骤，形成经由第1及第2接触孔而与上部半导体区域及第1导体层连接的配线金属层。

7. 发明专利

TWI458080B 非揮發性半導體記憶體電晶體，及非揮發性半導體記憶體之製造方法有权
简体标题：非挥发性半导体内存晶体管，及非挥发性半导体内存之制造方法
公开(公告)号：TWI458080B
公开(公告)日：2014-10-21
申请号：TW100121364
申请日：2011-06-20
申请人：新加坡優尼山帝斯電子私人有限公司 , UNISANTIS ELECTRONICS SINGAPORE PTE LTD.
发明人：舛岡富士雄 , MASUOKA, FUJIO , 中村廣記 , NAKAMURA, HIROKI
IPC分类号： H01L27/115 , H01L21/8247 , H01L21/28
CPC分类号： H01L29/7889 , H01L21/28273 , H01L27/11521

8. 发明专利

TW201413873A 半導體裝置的製造方法以及半導體裝置审中-公开
简体标题：半导体设备的制造方法以及半导体设备
公开(公告)号：TW201413873A
公开(公告)日：2014-04-01
申请号：TW102134419
申请日：2013-09-25
申请人：新加坡優尼山帝斯電子私人有限公司 , UNISANTIS ELECTRONICS SINGAPORE PTE. LTD.
发明人：舛岡富士雄 , MASUOKA, FUJIO , 原田望 , HARADA, NOZOMU , 中村広記 , NAKAMURA, HIROKI , 星拿伐布 , SINGH, NAVAB , 陳智賢 , CHEN, ZHIXIAN , 卡瑪斯阿席特拉瑪昌德拉 , KAMATH, AASHIT RAMACHANDRA , 王新朋 , WANG, XINPENG
IPC分类号： H01L21/8234 , H01L27/088 , H01L29/78
CPC分类号： H01L21/823487 , H01L27/088
摘要：本發明的半導體裝置的製造方法包括：第1步驟，於矽基板上形成平面狀矽層，並於上述平面狀矽層上形成第1柱狀矽層與第2柱狀矽層；第2步驟，於上述第1柱狀矽層與上述第2柱狀矽層上形成氧化膜硬式罩幕，於上述平面狀矽層上形成比閘極絕緣膜厚的第2氧化膜；以及第3步驟，於上述第1柱狀矽層與上述第2柱狀矽層的周圍形成閘極絕緣膜，於上述閘極絕緣膜的周圍使金屬膜以及多晶矽膜成膜，上述多晶矽膜的膜厚比第1柱狀矽層與第2柱狀矽層之間的間隔的一半薄，且形成用於形成閘極配線的第3抗蝕劑，進行異向性蝕刻，藉此形成上述閘極配線。
简体摘要：本发明的半导体设备的制造方法包括：第1步骤，于硅基板上形成平面状硅层，并于上述平面状硅层上形成第1柱状硅层与第2柱状硅层；第2步骤，于上述第1柱状硅层与上述第2柱状硅层上形成氧化膜硬式罩幕，于上述平面状硅层上形成比闸极绝缘膜厚的第2氧化膜；以及第3步骤，于上述第1柱状硅层与上述第2柱状硅层的周围形成闸极绝缘膜，于上述闸极绝缘膜的周围使金属膜以及多晶硅膜成膜，上述多晶硅膜的膜厚比第1柱状硅层与第2柱状硅层之间的间隔的一半薄，且形成用于形成闸极配线的第3抗蚀剂，进行异向性蚀刻，借此形成上述闸极配线。

9. 发明专利

TWI423428B 半導體記憶裝置有权
简体标题：半导体记忆设备
公开(公告)号：TWI423428B
公开(公告)日：2014-01-11
申请号：TW098102791
申请日：2009-01-23
申请人：新加坡優尼山帝斯電子私人有限公司 , UNISANTIS ELECTRONICS SINGAPORE PTE LTD.
发明人：舛岡富士雄 , MASUOKA, FUJIO , 新井紳太郎 , ARAI, SHINTARO
IPC分类号： H01L27/11
CPC分类号： H01L27/11 , H01L27/1104

10. 发明专利

TWI423345B 半導體裝置之製造方法有权
简体标题：半导体设备之制造方法
公开(公告)号：TWI423345B
公开(公告)日：2014-01-11
申请号：TW098104441
申请日：2009-02-12
申请人：新加坡優尼山帝斯電子私人有限公司 , UNISANTIS ELECTRONICS SINGAPORE PTE LTD.
发明人：舛岡富士雄 , MASUOKA, FUJIO , 中村廣記 , NAKAMURA, HIROKI , 工藤智彥 , KUDO, TOMOHIKO , 新井紳太郎 , ARAI, SHINTARO
IPC分类号： H01L21/336 , H01L21/8234
CPC分类号： H01L29/42392 , H01L29/66666 , H01L29/7827 , H01L29/78642

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式