专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TW201312693A 半導體裝置的製造方法，及半導體裝置审中-公开
简体标题：半导体设备的制造方法，及半导体设备
公开(公告)号：TW201312693A
公开(公告)日：2013-03-16
申请号：TW101132962
申请日：2012-09-10
申请人：新加坡優尼山帝斯電子私人有限公司 , UNISANTIS ELECTRONICS SINGAPORE PTE. LTD.
发明人：舛岡富士雄 , MASUOKA, FUJIO , 原田望 , HARADA, NOZOMU
IPC分类号： H01L21/768 , H01L23/52
CPC分类号： H01L21/84 , H01L27/1203 , H01L27/14607 , H01L27/1461 , H01L27/14612 , H01L27/1463 , H01L27/14689 , H01L29/78642
摘要：半導體裝置的製造方法係具有：柱狀半導體形成步驟，將第1及第2柱狀半導體(2、3)形成為彼此相同高度而且同時形成；柱狀半導體底部連接步驟，將施體或受體雜質摻雜於第1柱狀半導體(2)之底部區域而形成第1半導體層(5)，並且將第1半導體層與第2柱狀半導體(3)彼此連接；電路元件形成步驟，將施體或受體雜質摻雜於第1柱狀半導體之上部區域而形成上部半導體區域(11)，且形成具有該上部半導體區域之電路元件；導體層形成步驟，在第2柱狀半導體內形成第1導體層(13)；接觸孔形成步驟，形成分別連接於第1及第2柱狀半導體之第1及第2接觸孔(16a、16b)；及配線金屬層形成步驟，形成經由第1及第2接觸孔而與上部半導體區域及第1導體層連接的配線金屬層。
简体摘要：半导体设备的制造方法系具有：柱状半导体形成步骤，将第1及第2柱状半导体(2、3)形成为彼此相同高度而且同时形成；柱状半导体底部连接步骤，将施体或受体杂质掺杂于第1柱状半导体(2)之底部区域而形成第1半导体层(5)，并且将第1半导体层与第2柱状半导体(3)彼此连接；电路组件形成步骤，将施体或受体杂质掺杂于第1柱状半导体之上部区域而形成上部半导体区域(11)，且形成具有该上部半导体区域之电路组件；导体层形成步骤，在第2柱状半导体内形成第1导体层(13)；接触孔形成步骤，形成分别连接于第1及第2柱状半导体之第1及第2接触孔(16a、16b)；及配线金属层形成步骤，形成经由第1及第2接触孔而与上部半导体区域及第1导体层连接的配线金属层。

2. 发明专利

TW201312736A 固體攝像裝置审中-公开
简体标题：固体摄像设备
公开(公告)号：TW201312736A
公开(公告)日：2013-03-16
申请号：TW101131985
申请日：2012-09-03
申请人：新加坡優尼山帝斯電子私人有限公司 , UNISANTIS ELECTRONICS SINGAPORE PTE. LTD.
发明人：舛岡富士雄 , MASUOKA, FUJIO , 原田望 , HARADA, NOZOMU
IPC分类号： H01L27/14 , H01L21/28
CPC分类号： H01L27/14614
摘要：在固體攝像裝置中，畫素係具有形成於基板（1）上之第一島狀半導體（P11），而驅動輸出電路係具有以與第一島狀半導體（P11）相同高度而形成於基板上之第二島狀半導體（4a至4c）。第一島狀半導體（P11）係具有：形成於其外圍之第一閘極絕緣層（6b）；以及圍繞第一閘極絕緣層（6b）之第一閘極導體層（105a）。第二島狀半導體（4a至4c）係具有：形成於其外圍之第二閘極絕緣層（6a）；以及圍繞第二閘極絕緣層（6a）之第一閘極導體層（7a）。第二閘極導體層（105a）的底部及第二閘極導體層（7a）的底部係位於相同面上。
简体摘要：在固体摄像设备中，像素系具有形成于基板（1）上之第一岛状半导体（P11），而驱动输出电路系具有以与第一岛状半导体（P11）相同高度而形成于基板上之第二岛状半导体（4a至4c）。第一岛状半导体（P11）系具有：形成于其外围之第一闸极绝缘层（6b）；以及围绕第一闸极绝缘层（6b）之第一闸极导体层（105a）。第二岛状半导体（4a至4c）系具有：形成于其外围之第二闸极绝缘层（6a）；以及围绕第二闸极绝缘层（6a）之第一闸极导体层（7a）。第二闸极导体层（105a）的底部及第二闸极导体层（7a）的底部系位于相同面上。

3. 发明专利

TW201417324A 固態攝影裝置审中-公开
简体标题：固态摄影设备
公开(公告)号：TW201417324A
公开(公告)日：2014-05-01
申请号：TW102136987
申请日：2013-10-14
申请人：新加坡優尼山帝斯電子私人有限公司 , UNISANTIS ELECTRONICS SINGAPORE PTE. LTD.
发明人：舛岡富士雄 , MASUOKA, FUJIO , 原田望 , HARADA, NOZOMU
IPC分类号： H01L31/062 , H01L31/113 , H01L27/148
CPC分类号： H01L27/14607 , H01L27/1461 , H01L27/14614 , H01L27/1463 , H01L27/14647 , H01L27/14689
摘要：固態攝影裝置中，在形成於基板(1)上的島狀半導體(H1、H2、H3)內的上部的P區域(3a、3b、3c)的外周部，形成著成為光電轉換二極體的N區域(6a、6b、6c)，以N區域(6a、6b、6c)與P區域(3a、3b、3c)相接的方式，在島狀半導體(H1、H2、H3)的上端部的表層部，形成著與畫素選擇線導體層(8)連接的P+區域(7a、7b、7c)。P+區域(7a)的厚度比P+區域(7b)薄，且，P+區域(7b)的厚度比P+區域(7c)薄。
简体摘要：固态摄影设备中，在形成于基板(1)上的岛状半导体(H1、H2、H3)内的上部的P区域(3a、3b、3c)的外周部，形成着成为光电转换二极管的N区域(6a、6b、6c)，以N区域(6a、6b、6c)与P区域(3a、3b、3c)相接的方式，在岛状半导体(H1、H2、H3)的上端部的表层部，形成着与像素选择线导体层(8)连接的P+区域(7a、7b、7c)。P+区域(7a)的厚度比P+区域(7b)薄，且，P+区域(7b)的厚度比P+区域(7c)薄。

4. 发明专利

TW201413873A 半導體裝置的製造方法以及半導體裝置审中-公开
简体标题：半导体设备的制造方法以及半导体设备
公开(公告)号：TW201413873A
公开(公告)日：2014-04-01
申请号：TW102134419
申请日：2013-09-25
申请人：新加坡優尼山帝斯電子私人有限公司 , UNISANTIS ELECTRONICS SINGAPORE PTE. LTD.
发明人：舛岡富士雄 , MASUOKA, FUJIO , 原田望 , HARADA, NOZOMU , 中村広記 , NAKAMURA, HIROKI , 星拿伐布 , SINGH, NAVAB , 陳智賢 , CHEN, ZHIXIAN , 卡瑪斯阿席特拉瑪昌德拉 , KAMATH, AASHIT RAMACHANDRA , 王新朋 , WANG, XINPENG
IPC分类号： H01L21/8234 , H01L27/088 , H01L29/78
CPC分类号： H01L21/823487 , H01L27/088
摘要：本發明的半導體裝置的製造方法包括：第1步驟，於矽基板上形成平面狀矽層，並於上述平面狀矽層上形成第1柱狀矽層與第2柱狀矽層；第2步驟，於上述第1柱狀矽層與上述第2柱狀矽層上形成氧化膜硬式罩幕，於上述平面狀矽層上形成比閘極絕緣膜厚的第2氧化膜；以及第3步驟，於上述第1柱狀矽層與上述第2柱狀矽層的周圍形成閘極絕緣膜，於上述閘極絕緣膜的周圍使金屬膜以及多晶矽膜成膜，上述多晶矽膜的膜厚比第1柱狀矽層與第2柱狀矽層之間的間隔的一半薄，且形成用於形成閘極配線的第3抗蝕劑，進行異向性蝕刻，藉此形成上述閘極配線。
简体摘要：本发明的半导体设备的制造方法包括：第1步骤，于硅基板上形成平面状硅层，并于上述平面状硅层上形成第1柱状硅层与第2柱状硅层；第2步骤，于上述第1柱状硅层与上述第2柱状硅层上形成氧化膜硬式罩幕，于上述平面状硅层上形成比闸极绝缘膜厚的第2氧化膜；以及第3步骤，于上述第1柱状硅层与上述第2柱状硅层的周围形成闸极绝缘膜，于上述闸极绝缘膜的周围使金属膜以及多晶硅膜成膜，上述多晶硅膜的膜厚比第1柱状硅层与第2柱状硅层之间的间隔的一半薄，且形成用于形成闸极配线的第3抗蚀剂，进行异向性蚀刻，借此形成上述闸极配线。

5. 发明专利

TW201351487A 半導體裝置的製造方法以及半導體裝置审中-公开
简体标题：半导体设备的制造方法以及半导体设备
公开(公告)号：TW201351487A
公开(公告)日：2013-12-16
申请号：TW102119530
申请日：2013-06-03
申请人：新加坡優尼山帝斯電子私人有限公司 , UNISANTIS ELECTRONICS SINGAPORE PTE. LTD.
发明人：舛岡富士雄 , MASUOKA, FUJIO , 原田望 , HARADA, NOZOMU , 中村広記 , NAKAMURA, HIROKI , 李翔 , LI, XIANG , 王新朋 , WANG, XINPENG , 陳智賢 , CHEN, ZHIXIAN , 卡瑪斯阿席特拉瑪昌德拉 , KAMATH, AASHIT RAMACHANDRA , 星拿伐布 , SINGH, NAVAB
IPC分类号： H01L21/28 , H01L21/336
CPC分类号： H01L29/66666 , H01L29/7827
摘要：半導體裝置的製造方法包括：第1步驟，形成平面狀矽層，並於平面狀矽層上形成第1與第2柱狀矽層；第2步驟，於第1與第2柱狀矽層的周圍形成閘極絕緣膜，於閘極絕緣膜的周圍使金屬膜及多晶矽膜成膜，多晶矽膜的膜厚薄於第1與第2柱狀矽層之間的間隔的一半，形成用於形成閘極配線的第3抗蝕劑，以形成上述閘極配線；以及第3步驟，堆積第4抗蝕劑，使第1與第2柱狀矽層上部側壁的多晶矽膜露出，藉由蝕刻來去除露出的多晶矽膜，剝離第4抗蝕劑，藉由蝕刻來去除金屬膜，從而形成連接於閘極配線的第1與第2閘極電極。
简体摘要：半导体设备的制造方法包括：第1步骤，形成平面状硅层，并于平面状硅层上形成第1与第2柱状硅层；第2步骤，于第1与第2柱状硅层的周围形成闸极绝缘膜，于闸极绝缘膜的周围使金属膜及多晶硅膜成膜，多晶硅膜的膜厚薄于第1与第2柱状硅层之间的间隔的一半，形成用于形成闸极配线的第3抗蚀剂，以形成上述闸极配线；以及第3步骤，堆积第4抗蚀剂，使第1与第2柱状硅层上部侧壁的多晶硅膜露出，借由蚀刻来去除露出的多晶硅膜，剥离第4抗蚀剂，借由蚀刻来去除金属膜，从而形成连接于闸极配线的第1与第2闸极电极。

6. 发明专利

TW201349485A 半導體裝置审中-公开
简体标题：半导体设备
公开(公告)号：TW201349485A
公开(公告)日：2013-12-01
申请号：TW102116617
申请日：2013-05-10
申请人：新加坡優尼山帝斯電子私人有限公司 , UNISANTIS ELECTRONICS SINGAPORE PTE. LTD.
发明人：舛岡富士雄 , MASUOKA, FUJIO , 原田望 , HARADA, NOZOMU , 中村広記 , NAKAMURA, HIROKI
IPC分类号： H01L29/06
CPC分类号： H01L21/823828 , H01L21/823885 , H01L27/0207 , H01L27/092 , H01L27/1104
摘要：半導體裝置具有：平面狀矽層；第1以及第2柱狀矽層，形成於該平面狀矽層上；第1以及第2閘極絕緣膜，分別形成於第1以及第2柱狀矽層的周圍；第1以及第2閘極電極，分別形成於該第1以及第2閘極絕緣膜的周圍；第1閘極配線，連接於第1以及第2閘極電極；n型擴散層，形成於第1柱狀矽層的上部、第1柱狀矽層的下部與平面狀矽層的上部；p型擴散層，形成於第2柱狀矽層的上部、第2柱狀矽層的下部與平面狀矽層的上部。沿著第1閘極配線延伸的中心線相對於連結第1柱狀矽層的中心與第2柱狀矽層的中心的線，而偏移第1規定量。
简体摘要：半导体设备具有：平面状硅层；第1以及第2柱状硅层，形成于该平面状硅层上；第1以及第2闸极绝缘膜，分别形成于第1以及第2柱状硅层的周围；第1以及第2闸极电极，分别形成于该第1以及第2闸极绝缘膜的周围；第1闸极配线，连接于第1以及第2闸极电极；n型扩散层，形成于第1柱状硅层的上部、第1柱状硅层的下部与平面状硅层的上部；p型扩散层，形成于第2柱状硅层的上部、第2柱状硅层的下部与平面状硅层的上部。沿着第1闸极配线延伸的中心线相对于链接第1柱状硅层的中心与第2柱状硅层的中心的线，而偏移第1规定量。

7. 发明专利

TW201336062A 固體攝像裝置审中-公开
简体标题：固体摄像设备
公开(公告)号：TW201336062A
公开(公告)日：2013-09-01
申请号：TW102105499
申请日：2013-02-18
申请人：新加坡優尼山帝斯電子私人有限公司 , UNISANTIS ELECTRONICS SINGAPORE PTE. LTD.
发明人：舛岡富士雄 , MASUOKA, FUJIO , 原田望 , HARADA, NOZOMU
IPC分类号： H01L27/146
CPC分类号： H04N5/376 , H01L27/14607 , H01L27/1461 , H01L27/14612 , H04N5/374
摘要：本發明提供一種複數個像素在像素區域排列成2維狀的固體攝像裝置。該像素係形成於島狀半導體。在該島狀半導體之中，自下方起，在信號線N+區域(2)、P區域(3)、該P區域(3)之上部的側面，從島狀半導體的內側形成有N區域(4)、P+區域(5)。在P區域(3)上，形成有P+區域(6)。藉由將P+區域(5)與P+區域(6)設為低位準電壓、將信號線N+區域(2)設為較低位準電壓更大的高位準電壓，可使儲存於N區域(4)的信號電荷，經由P區域(3)，被去除在信號線N+區域(2)。
简体摘要：本发明提供一种复数个像素在像素区域排列成2维状的固体摄像设备。该像素系形成于岛状半导体。在该岛状半导体之中，自下方起，在信号线N+区域(2)、P区域(3)、该P区域(3)之上部的侧面，从岛状半导体的内侧形成有N区域(4)、P+区域(5)。在P区域(3)上，形成有P+区域(6)。借由将P+区域(5)与P+区域(6)设为低位准电压、将信号线N+区域(2)设为较低位准电压更大的高位准电压，可使存储于N区域(4)的信号电荷，经由P区域(3)，被去除在信号线N+区域(2)。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式