专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TW200636736A 非揮發性半導體記憶裝置及其動作方法审中-公开
简体标题：非挥发性半导体记忆设备及其动作方法
公开(公告)号：TW200636736A
公开(公告)日：2006-10-16
申请号：TW095102654
申请日：2006-01-24
申请人：夏普股份有限公司 SHARP KABUSHIKI KAISHA
发明人：川添豪哉 KAWAZOE, HIDECHIKA , 玉井幸夫 TAMAI, YUKIO
IPC分类号： G11C
CPC分类号： G11C13/0021 , G11C13/0002 , G11C13/0007 , G11C13/004 , G11C13/0069 , G11C2213/31
摘要：本發明之目的在於提供一種非揮發性半導體記憶裝置，其於高積體化之記憶單元陣列中，於讀出、寫入、刪除之各動作模式間轉換時，抑制伴隨位元線與字元線之電位變化之瞬變電流所產生的消耗電流之增加。該非揮發性半導體記憶裝置具有記憶單元陣列1，其於列方向及行方向分別排列複數個兩端子之記憶單元，該兩端子之記憶單元具有施加脈衝而電阻值可逆地變化之可變電阻元件，並且同一列之各記憶單元之一端連接於共通的字元線WL1～WLn，同一行之各記憶單元之另一端連接於共通的位元線BL1～BLm，並且對選擇記憶單元之讀出、寫入、刪除之各記憶動作之動作期間中，對於未連接於選擇記憶單元之非選擇字元線與非選擇位元線雙方施加共通之非選擇電壓VWE／2。
简体摘要：本发明之目的在于提供一种非挥发性半导体记忆设备，其于高积体化之记忆单元数组中，于读出、写入、删除之各动作模式间转换时，抑制伴随比特线与字符线之电位变化之瞬变电流所产生的消耗电流之增加。该非挥发性半导体记忆设备具有记忆单元数组1，其于列方向及行方向分别排列复数个两端子之记忆单元，该两端子之记忆单元具有施加脉冲而电阻值可逆地变化之可变电阻组件，并且同一列之各记忆单元之一端连接于共通的字符线WL1～WLn，同一行之各记忆单元之另一端连接于共通的比特线BL1～BLm，并且对选择记忆单元之读出、写入、删除之各记忆动作之动作期间中，对于未连接于选择记忆单元之非选择字符线与非选择比特线双方施加共通之非选择电压VWE／2。

2. 发明专利

TWI255035B 非揮發性半導體記憶裝置 NONVOLATILE SEMICONDUCTOR MEMORY DEVICE 有权
简体标题：非挥发性半导体记忆设备 NONVOLATILE SEMICONDUCTOR MEMORY DEVICE
公开(公告)号：TWI255035B
公开(公告)日：2006-05-11
申请号：TW094100523
申请日：2005-01-07
申请人：夏普股份有限公司 SHARP KABUSHIKI KAISHA
发明人：川添豪哉 KAWAZOE, HIDECHIKA , 玉井幸夫 TAMAI, YUKIO , 島岡篤志 SHIMAOKA, ATSUSHI , 萩原直人 HAGIWARA, NAOTO , 增田秀俊 MASUDA, HIDETOSHI , 鈴木利昌 SUZUKI, TOSHIMASA
IPC分类号： H01L
CPC分类号： H01L27/2436 , G11C13/0007 , G11C13/003 , G11C2213/31 , G11C2213/78 , G11C2213/79 , H01L45/04 , H01L45/1233 , H01L45/147 , H01L45/1625 , H01L45/1641
摘要：本發明之非揮發性記憶元件(10)，其係依序積層下部電(7)、可變電阻體(8)與上部電極(9)而構成，可變電阻體(8)係以結晶與非結晶混合在一起的狀態成膜，以形成非揮發性記憶元件(10)。更佳係可變電阻體(8)為以350℃~500℃範圍內之成膜溫度所成膜之以通式Pr1-xCaxMnO3所示的 Pr/Ca/Mn氧化物。或可變電阻體(8)以非結晶狀態或結晶與非結晶混合在一起的狀態之成膜溫度成膜後，以較成膜溫度高溫且可變電阻體(8)在可維持結晶與非結晶混合在一起的狀態之溫度範圍進行退火處理而形成。
简体摘要：本发明之非挥发性记忆组件(10)，其系依序积层下部电(7)、可变电阻体(8)与上部电极(9)而构成，可变电阻体(8)系以结晶与非结晶混合在一起的状态成膜，以形成非挥发性记忆组件(10)。更佳系可变电阻体(8)为以350℃~500℃范围内之成膜温度所成膜之以通式Pr1-xCaxMnO3所示的 Pr/Ca/Mn氧化物。或可变电阻体(8)以非结晶状态或结晶与非结晶混合在一起的状态之成膜温度成膜后，以较成膜温度高温且可变电阻体(8)在可维持结晶与非结晶混合在一起的状态之温度范围进行退火处理而形成。

3. 发明专利

TW200937615A 靜電放電保護裝置及具備其之半導體積體電路失效
简体标题：静电放电保护设备及具备其之半导体集成电路
公开(公告)号：TW200937615A
公开(公告)日：2009-09-01
申请号：TW097140474
申请日：2008-10-22
申请人：夏普股份有限公司 SHARP KABUSHIKI KAISHA
发明人：川添豪哉 KAWAZOE, HIDECHIKA
IPC分类号： H01L
CPC分类号： H01L29/7436 , H01L27/0262
摘要：本發明係提供一種可縮小佈局尺寸,在靜電放電導致過電流流入時,可利用低的接通電壓抑制對半導體積體電路施加過電壓之閘流體構造之靜電保護裝置。本發明之靜電放電保護裝置包含:第1導電型之半導體基板1;第2導電型之井2;第1雜質區域6,其係形成於半導體基板表面之第2導電型且雜質濃度高於井之成為陰極及陽極之一方;第1接觸雜質區域7,其係形成於半導體基板表面之第1導電型且雜質濃度高於半導體基板;第2雜質區域4,其係在井表面上接觸於井表面而形成之第1導電型且成為陰極及陽極之另一方;第2接觸雜質區域5,其係形成於井表面之第2導電型且雜質濃度高於井;及境界雜質區域8,其係跨過半導體基板與井之境界區域之半導體基板表面與井表面之雙方而形成之第2導電型且雜質濃度高於井。
简体摘要：本发明系提供一种可缩小布局尺寸,在静电放电导致过电流流入时,可利用低的接通电压抑制对半导体集成电路施加过电压之晶闸管构造之静电保护设备。本发明之静电放电保护设备包含:第1导电型之半导体基板1;第2导电型之井2;第1杂质区域6,其系形成于半导体基板表面之第2导电型且杂质浓度高于井之成为阴极及阳极之一方;第1接触杂质区域7,其系形成于半导体基板表面之第1导电型且杂质浓度高于半导体基板;第2杂质区域4,其系在井表面上接触于井表面而形成之第1导电型且成为阴极及阳极之另一方;第2接触杂质区域5,其系形成于井表面之第2导电型且杂质浓度高于井;及境界杂质区域8,其系跨过半导体基板与井之境界区域之半导体基板表面与井表面之双方而形成之第2导电型且杂质浓度高于井。

4. 发明专利

TWI277973B 非揮發性半導體記憶體裝置以及讀取方法 NONVOLATILE SEMICONDUCTOR MEMORY DEVICE AND READ METHOD 有权
简体标题：非挥发性半导体内存设备以及读取方法 NONVOLATILE SEMICONDUCTOR MEMORY DEVICE AND READ METHOD
公开(公告)号：TWI277973B
公开(公告)日：2007-04-01
申请号：TW094125604
申请日：2005-07-28
申请人：夏普股份有限公司 SHARP KABUSHIKI KAISHA
发明人：川添豪哉 KAWAZOE, HIDECHIKA , 玉井幸夫 TAMAI, YUKIO , 島岡篤志 SHIMAOKA, ATSUSHI , 森本英德 MORIMOTO, HIDENORI , 粟屋信義 AWAYA, NOBUYOSHI
IPC分类号： G11C
CPC分类号： G11C13/0007 , G11C13/004 , G11C2213/31 , G11C2213/77 , G11C2213/79
摘要：本發明之非揮發性半導體裝置具備：記憶胞選擇電路(17)，其係以列單位、行單位或記憶胞單位，自記憶胞陣列(15)中選擇記憶胞；讀取電壓施加電路(22a)，其係施加讀取電壓至藉由記憶胞選擇電路(17)選出之選擇記憶胞之可變電阻元件；及讀取電路(23)，其係對選擇記憶胞內之讀取對象記憶胞，檢測依該可變電阻元件之電阻值而流動之讀取電流之大小，而讀取記憶於讀取對象記憶胞之資訊；讀取電壓施加電路(22a)施加與讀取電壓相反極性之虛讀取電壓至選擇記憶胞之可變電阻元件。
简体摘要：本发明之非挥发性半导体设备具备：记忆胞选择电路(17)，其系以列单位、行单位或记忆胞单位，自记忆胞数组(15)中选择记忆胞；读取电压施加电路(22a)，其系施加读取电压至借由记忆胞选择电路(17)选出之选择记忆胞之可变电阻组件；及读取电路(23)，其系对选择记忆胞内之读取对象记忆胞，检测依该可变电阻组件之电阻值而流动之读取电流之大小，而读取记忆于读取对象记忆胞之信息；读取电压施加电路(22a)施加与读取电压相反极性之虚读取电压至选择记忆胞之可变电阻组件。

5. 发明专利

TWI300564B 非揮發性半導體記憶裝置失效
简体标题：非挥发性半导体记忆设备
公开(公告)号：TWI300564B
公开(公告)日：2008-09-01
申请号：TW095115401
申请日：2006-04-28
申请人：夏普股份有限公司 SHARP KABUSHIKI KAISHA
发明人：島岡篤志 SHIMAOKA, ATSUSHI , 川添豪哉 KAWAZOE, HIDECHIKA , 玉井幸夫 TAMAI, YUKIO
IPC分类号： G11C
CPC分类号： G11C13/00 , G11C8/08 , G11C13/0028 , G11C13/0069 , G11C2013/0073 , G11C2013/009 , G11C2213/77 , H01L27/101
摘要：本發明之非揮發性半導體記憶裝置具備:記憶單元選擇電路,其係自記憶單元陣列3之中選擇選擇記憶單元M0;及寫入電壓施加電路,其係對選擇字元線與選擇位元線分別地施加列寫入電壓與行寫入電壓,對非選擇字元線與非選擇位元線分別地施加列寫入阻止電壓與行寫入阻止電壓,藉此施加僅在選擇記憶單元M0之兩端寫入時充分之寫入電壓;寫入電壓施加電路隨著對選擇記憶單元M0施加寫入電壓,而將與施加於選擇記憶單元M0以外之非選擇記憶單元M1,M2兩端之電壓相反極性之寫入補償電壓,施加於非選擇記憶單元M1,M2之兩端。
简体摘要：本发明之非挥发性半导体记忆设备具备:记忆单元选择电路,其系自记忆单元数组3之中选择选择记忆单元M0;及写入电压施加电路,其系对选择字符线与选择比特线分别地施加列写入电压与行写入电压,对非选择字符线与非选择比特线分别地施加列写入阻止电压与行写入阻止电压,借此施加仅在选择记忆单元M0之两端写入时充分之写入电压;写入电压施加电路随着对选择记忆单元M0施加写入电压,而将与施加于选择记忆单元M0以外之非选择记忆单元M1,M2两端之电压相反极性之写入补偿电压,施加于非选择记忆单元M1,M2之两端。

6. 发明专利

TW200707438A 非揮發性半導體記憶裝置失效
简体标题：非挥发性半导体记忆设备
公开(公告)号：TW200707438A
公开(公告)日：2007-02-16
申请号：TW095115401
申请日：2006-04-28
申请人：夏普股份有限公司 SHARP KABUSHIKI KAISHA
发明人：島岡篤志 SHIMAOKA, ATSUSHI , 川添豪哉 KAWAZOE, HIDECHIKA , 玉井幸夫 TAMAI, YUKIO
IPC分类号： G11C
CPC分类号： G11C13/00 , G11C8/08 , G11C13/0028 , G11C13/0069 , G11C2013/0073 , G11C2013/009 , G11C2213/77 , H01L27/101
摘要：本發明之非揮發性半導體記憶裝置具備:記憶單元選擇電路,其係自記憶單元陣列3之中選擇選擇記憶單元M0;及寫入電壓施加電路,其係對選擇字元線與選擇位元線分別地施加列寫入電壓與行寫入電壓,對非選擇字元線與非選擇位元線分別地施加列寫入阻止電壓與行寫入阻止電壓,藉此施加僅在選擇記憶單元M0之兩端寫入時充分之寫入電壓;寫入電壓施加電路隨著對選擇記憶單元M0施加寫入電壓,而將與施加於選擇記憶單元M0以外之非選擇記憶單元M1,M2兩端之電壓相反極性之寫入補償電壓,施加於非選擇記憶單元M1,M2之兩端。
简体摘要：本发明之非挥发性半导体记忆设备具备:记忆单元选择电路,其系自记忆单元数组3之中选择选择记忆单元M0;及写入电压施加电路,其系对选择字符线与选择比特线分别地施加列写入电压与行写入电压,对非选择字符线与非选择比特线分别地施加列写入阻止电压与行写入阻止电压,借此施加仅在选择记忆单元M0之两端写入时充分之写入电压;写入电压施加电路随着对选择记忆单元M0施加写入电压,而将与施加于选择记忆单元M0以外之非选择记忆单元M1,M2两端之电压相反极性之写入补偿电压,施加于非选择记忆单元M1,M2之两端。

7. 发明专利

TW200536105A 非揮發性半導體記憶裝置 NONVOLATILE SEMICONDUCTOR MEMORY DEVICE 审中-公开
简体标题：非挥发性半导体记忆设备 NONVOLATILE SEMICONDUCTOR MEMORY DEVICE
公开(公告)号：TW200536105A
公开(公告)日：2005-11-01
申请号：TW094100523
申请日：2005-01-07
申请人：夏普股份有限公司 SHARP KABUSHIKI KAISHA
发明人：川添豪哉 KAWAZOE, HIDECHIKA , 玉井幸夫 TAMAI, YUKIO , 島岡篤志 SHIMAOKA, ATSUSHI , 萩原直人 HAGIWARA, NAOTO , 增田秀俊 MASUDA, HIDETOSHI , 鈴木利昌 SUZUKI, TOSHIMASA
IPC分类号： H01L
CPC分类号： H01L27/2436 , G11C13/0007 , G11C13/003 , G11C2213/31 , G11C2213/78 , G11C2213/79 , H01L45/04 , H01L45/1233 , H01L45/147 , H01L45/1625 , H01L45/1641
摘要：本發明之非揮發性記憶元件(10)，其係依序積層下部電極(7)、可變電阻體(8)與上部電極(9)而構成，可變電阻體(8)係以結晶與非結晶混合在一起的狀態成膜，以形成非揮發性記憶元件(10)。更佳係可變電阻體(8)為以350℃～500℃範圍內之成膜溫度所成膜之以通式Pr1–xCaxMnO3所示的Pr／Ca／Mn氧化物。或可變電阻體(8)以非結晶狀態或結晶與非結晶混合在一起的狀態之成膜溫度成膜後，以較成膜溫度高溫且可變電阻體(8)在可維持結晶與非結晶混合在一起的狀態之溫度範圍進行退火處理而形成。
简体摘要：本发明之非挥发性记忆组件(10)，其系依序积层下部电极(7)、可变电阻体(8)与上部电极(9)而构成，可变电阻体(8)系以结晶与非结晶混合在一起的状态成膜，以形成非挥发性记忆组件(10)。更佳系可变电阻体(8)为以350℃～500℃范围内之成膜温度所成膜之以通式Pr1–xCaxMnO3所示的Pr／Ca／Mn氧化物。或可变电阻体(8)以非结晶状态或结晶与非结晶混合在一起的状态之成膜温度成膜后，以较成膜温度高温且可变电阻体(8)在可维持结晶与非结晶混合在一起的状态之温度范围进行退火处理而形成。

8. 发明专利

TW200532898A 製造非揮發半導體記憶體裝置之方法 METHOD FOR MANUFACTURING NONVOLATILE SEMICONDUCTOR MEMORY DEVICE 失效
简体标题：制造非挥发半导体内存设备之方法 METHOD FOR MANUFACTURING NONVOLATILE SEMICONDUCTOR MEMORY DEVICE
公开(公告)号：TW200532898A
公开(公告)日：2005-10-01
申请号：TW093139659
申请日：2004-12-20
申请人：夏普股份有限公司 SHARP KABUSHIKI KAISHA
发明人：川添豪哉 KAWAZOE, HIDECHIKA , 玉井幸夫 TAMAI, YUKIO , 島岡篤志 SHIMAOKA, ATSUSHI , 萩原直人 HAGIWARA, NAOTO , 松下祐二 MATSUSHITA, YUJI , 西湯二 NISHI, YUJI
IPC分类号： H01L
CPC分类号： H01L45/1675 , G11C13/0007 , G11C13/003 , G11C2213/31 , G11C2213/78 , G11C2213/79 , H01L27/2436 , H01L45/04 , H01L45/1233 , H01L45/147 , H01L45/1625
摘要：一種製造非揮發半導體記憶體裝置之方法，該記憶體裝置包含一可變電阻值元件，具有由鈣鈦礦型金屬氧化物作成之可變電阻(8)，該可變電阻(8)係在低於一金屬線層(11)的熔點的溫度下形成，該金屬線層(11)係在可變電阻(8)形成以前即形成者。較佳地，該可變阻(8)係由鐠鈣錳氧化物所形成，其係以一般化學式Pr1–xCaxMnO3所表示，並依據一濺鍍法，執行在範圍由350℃至500℃之膜形成溫度中。
简体摘要：一种制造非挥发半导体内存设备之方法，该内存设备包含一可变电阻值组件，具有由钙钛矿型金属氧化物作成之可变电阻(8)，该可变电阻(8)系在低于一金属线层(11)的熔点的温度下形成，该金属线层(11)系在可变电阻(8)形成以前即形成者。较佳地，该可变阻(8)系由镨钙锰氧化物所形成，其系以一般化学式Pr1–xCaxMnO3所表示，并依据一溅镀法，运行在范围由350℃至500℃之膜形成温度中。

9. 发明专利

TWI313872B 非揮發性半導體記憶裝置及其動作方法有权
简体标题：非挥发性半导体记忆设备及其动作方法
公开(公告)号：TWI313872B
公开(公告)日：2009-08-21
申请号：TW095102654
申请日：2006-01-24
申请人：夏普股份有限公司 SHARP KABUSHIKI KAISHA
发明人：川添豪哉 KAWAZOE, HIDECHIKA , 玉井幸夫 TAMAI, YUKIO
IPC分类号： G11C
CPC分类号： G11C13/0021 , G11C13/0002 , G11C13/0007 , G11C13/004 , G11C13/0069 , G11C2213/31
摘要：本發明之目的在於提供一種非揮發性半導體記憶裝置,其於高積體化之記憶單元陣列中,於讀出、寫入、刪除之各動作模式間轉換時,抑制伴隨位元線與字元線之電位變化之瞬變電流所產生的消耗電流之增加。該非揮發性半導體記憶裝置具有記憶單元陣列1,其於列方向及行方向分別排列複數個兩端子之記憶單元,該兩端子之記憶單元具有施加脈衝而電阻値可逆地變化之可變電阻元件,並且同一列之各記憶單元之一端連接於共通的字元線WL1~WLn,同一行之各記憶單元之另一端連接於共通的位元線BL1~BLm,並且對選擇記憶單元之讀出、寫入、刪除之各記憶動作之動作期間中,對於未連接於選擇記憶單元之非選擇字元線與非選擇位元線雙方施加共通之非選擇電壓VWE/2。
简体摘要：本发明之目的在于提供一种非挥发性半导体记忆设备,其于高积体化之记忆单元数组中,于读出、写入、删除之各动作模式间转换时,抑制伴随比特线与字符线之电位变化之瞬变电流所产生的消耗电流之增加。该非挥发性半导体记忆设备具有记忆单元数组1,其于列方向及行方向分别排列复数个两端子之记忆单元,该两端子之记忆单元具有施加脉冲而电阻値可逆地变化之可变电阻组件,并且同一列之各记忆单元之一端连接于共通的字符线WL1~WLn,同一行之各记忆单元之另一端连接于共通的比特线BL1~BLm,并且对选择记忆单元之读出、写入、删除之各记忆动作之动作期间中,对于未连接于选择记忆单元之非选择字符线与非选择比特线双方施加共通之非选择电压VWE/2。

10. 发明专利

TW200703447A 非揮發性記憶元件及其製造方法审中-公开
简体标题：非挥发性记忆组件及其制造方法
公开(公告)号：TW200703447A
公开(公告)日：2007-01-16
申请号：TW095118161
申请日：2006-05-22
申请人：夏普股份有限公司 SHARP KABUSHIKI KAISHA
发明人：川添豪哉 KAWAZOE, HIDECHIKA
IPC分类号： H01L
CPC分类号： H01L45/04 , H01L45/1206 , H01L45/122 , H01L45/1226 , H01L45/147 , H01L45/1666 , H01L45/1683
摘要：本發明之目的在提供一種可減少資訊寫入時及刪除時之過渡電流,並減少消耗電流之非揮發性記憶元件及其製造方法。本發明之非揮發性記憶元件之特徵為包含:可將電阻狀態之高低作為資訊而記憶之可變電阻體4,及接觸於可變電阻體4之數個電極2,且數個電極2內之至少1個電極2與可變電阻體4之接觸面積,比用於製作非揮發性記憶元件之製程之最小加工尺寸之二次方小。
简体摘要：本发明之目的在提供一种可减少信息写入时及删除时之过渡电流,并减少消耗电流之非挥发性记忆组件及其制造方法。本发明之非挥发性记忆组件之特征为包含:可将电阻状态之高低作为信息而记忆之可变电阻体4,及接触于可变电阻体4之数个电极2,且数个电极2内之至少1个电极2与可变电阻体4之接触面积,比用于制作非挥发性记忆组件之制程之最小加工尺寸之二次方小。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式