专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TWI307098B 非揮發性半導體記憶裝置失效
简体标题：非挥发性半导体记忆设备
公开(公告)号：TWI307098B
公开(公告)日：2009-03-01
申请号：TW095102650
申请日：2006-01-24
申请人：夏普股份有限公司 SHARP KABUSHIKI KAISHA
发明人：森本英德 MORIMOTO, HIDENORI
IPC分类号： G11C
CPC分类号： H01L27/2409 , G11C11/15 , G11C13/0007 , G11C13/003 , G11C13/0069 , G11C2013/009 , G11C2213/15 , G11C2213/31 , G11C2213/32 , G11C2213/34 , G11C2213/72 , G11C2213/76 , H01L27/101 , H01L27/2463 , H01L45/04 , H01L45/1233 , H01L45/147
摘要：本發明提供一種非揮發性半導體記憶裝置,其係在交叉點型陣列結構中,可控制雙向之電流,可抑制流經非選擇記憶單元之寄生電流者;該交叉點型陣列係具備以2端子電路所構成之記憶單元;2端子電路係具有可變電阻體,其係藉由電應力引起之電阻的變化,記憶資訊者。
記憶單元280係由可變電阻元件260及2端子元件270之串聯電路所構成,可變電阻元件260係把可變電阻體230夾持於上部電極240與下部電極250之間者,2端子元件270具有使電流於雙向流動之非線性之電流、電壓特性;2端子元件270具有如下切換特性:其兩端如被施加絕對値超過一定値之電壓,則依照電壓極性,電流於雙向流動,如施加電壓之絕對値在前述一定値以下時,則大於特定微小電流的電流並不流動;如施加絕對値超過前述一定値之特定高電壓時,則可使電流密度30 kA/cm2以上之電流穩定地流動。
简体摘要：本发明提供一种非挥发性半导体记忆设备,其系在交叉点型数组结构中,可控制双向之电流,可抑制流经非选择记忆单元之寄生电流者;该交叉点型数组系具备以2端子电路所构成之记忆单元;2端子电路系具有可变电阻体,其系借由电应力引起之电阻的变化,记忆信息者。记忆单元280系由可变电阻组件260及2端子组件270之串联电路所构成,可变电阻组件260系把可变电阻体230夹持于上部电极240与下部电极250之间者,2端子组件270具有使电流于双向流动之非线性之电流、电压特性;2端子组件270具有如下切换特性:其两端如被施加绝对値超过一定値之电压,则依照电压极性,电流于双向流动,如施加电压之绝对値在前述一定値以下时,则大于特定微小电流的电流并不流动;如施加绝对値超过前述一定値之特定高电压时,则可使电流密度30 kA/cm2以上之电流稳定地流动。

2. 发明专利

TWI277973B 非揮發性半導體記憶體裝置以及讀取方法 NONVOLATILE SEMICONDUCTOR MEMORY DEVICE AND READ METHOD 有权
简体标题：非挥发性半导体内存设备以及读取方法 NONVOLATILE SEMICONDUCTOR MEMORY DEVICE AND READ METHOD
公开(公告)号：TWI277973B
公开(公告)日：2007-04-01
申请号：TW094125604
申请日：2005-07-28
申请人：夏普股份有限公司 SHARP KABUSHIKI KAISHA
发明人：川添豪哉 KAWAZOE, HIDECHIKA , 玉井幸夫 TAMAI, YUKIO , 島岡篤志 SHIMAOKA, ATSUSHI , 森本英德 MORIMOTO, HIDENORI , 粟屋信義 AWAYA, NOBUYOSHI
IPC分类号： G11C
CPC分类号： G11C13/0007 , G11C13/004 , G11C2213/31 , G11C2213/77 , G11C2213/79
摘要：本發明之非揮發性半導體裝置具備：記憶胞選擇電路(17)，其係以列單位、行單位或記憶胞單位，自記憶胞陣列(15)中選擇記憶胞；讀取電壓施加電路(22a)，其係施加讀取電壓至藉由記憶胞選擇電路(17)選出之選擇記憶胞之可變電阻元件；及讀取電路(23)，其係對選擇記憶胞內之讀取對象記憶胞，檢測依該可變電阻元件之電阻值而流動之讀取電流之大小，而讀取記憶於讀取對象記憶胞之資訊；讀取電壓施加電路(22a)施加與讀取電壓相反極性之虛讀取電壓至選擇記憶胞之可變電阻元件。
简体摘要：本发明之非挥发性半导体设备具备：记忆胞选择电路(17)，其系以列单位、行单位或记忆胞单位，自记忆胞数组(15)中选择记忆胞；读取电压施加电路(22a)，其系施加读取电压至借由记忆胞选择电路(17)选出之选择记忆胞之可变电阻组件；及读取电路(23)，其系对选择记忆胞内之读取对象记忆胞，检测依该可变电阻组件之电阻值而流动之读取电流之大小，而读取记忆于读取对象记忆胞之信息；读取电压施加电路(22a)施加与读取电压相反极性之虚读取电压至选择记忆胞之可变电阻组件。

3. 发明专利

TW200636726A 非揮發性半導體記憶裝置失效
简体标题：非挥发性半导体记忆设备
公开(公告)号：TW200636726A
公开(公告)日：2006-10-16
申请号：TW095102650
申请日：2006-01-24
申请人：夏普股份有限公司 SHARP KABUSHIKI KAISHA
发明人：森本英德 MORIMOTO, HIDENORI
IPC分类号： G11C
CPC分类号： H01L27/2409 , G11C11/15 , G11C13/0007 , G11C13/003 , G11C13/0069 , G11C2013/009 , G11C2213/15 , G11C2213/31 , G11C2213/32 , G11C2213/34 , G11C2213/72 , G11C2213/76 , H01L27/101 , H01L27/2463 , H01L45/04 , H01L45/1233 , H01L45/147
摘要：本發明提供一種非揮發性半導體記憶裝置，其係在交叉點型陣列結構中，可控制雙向之電流，可抑制流經非選擇記憶單元之寄生電流者；該交叉點型陣列係具備以2端子電路所構成之記憶單元；2端子電路係具有可變電阻體，其係藉由電應力引起之電阻的變化，記憶資訊者。記憶單元280係由可變電阻元件260及2端子元件270之串聯電路所構成，可變電阻元件260係把可變電阻體230夾持於上部電極240與下部電極250之間者，2端子元件270具有使電流於雙向流動之非線性之電流、電壓特性；2端子元件270具有如下切換特性：其兩端如被施加絕對值超過一定值之電壓，則依照電壓極性，電流於雙向流動，如施加電壓之絕對值在前述一定值以下時，則大於特定微小電流的電流並不流動；如施加絕對值超過前述一定值之特定高電壓時，則可使電流密度30 kA／cm^2以上之電流穩定地流動。
简体摘要：本发明提供一种非挥发性半导体记忆设备，其系在交叉点型数组结构中，可控制双向之电流，可抑制流经非选择记忆单元之寄生电流者；该交叉点型数组系具备以2端子电路所构成之记忆单元；2端子电路系具有可变电阻体，其系借由电应力引起之电阻的变化，记忆信息者。记忆单元280系由可变电阻组件260及2端子组件270之串联电路所构成，可变电阻组件260系把可变电阻体230夹持于上部电极240与下部电极250之间者，2端子组件270具有使电流于双向流动之非线性之电流、电压特性；2端子组件270具有如下切换特性：其两端如被施加绝对值超过一定值之电压，则依照电压极性，电流于双向流动，如施加电压之绝对值在前述一定值以下时，则大于特定微小电流的电流并不流动；如施加绝对值超过前述一定值之特定高电压时，则可使电流密度30 kA／cm^2以上之电流稳定地流动。

4. 发明专利

TWI248082B 非揮發性半導體記憶裝置 NON-VOLATILE SEMICONDUCTOR MEMORY DEVICE 有权
简体标题：非挥发性半导体记忆设备 NON-VOLATILE SEMICONDUCTOR MEMORY DEVICE
公开(公告)号：TWI248082B
公开(公告)日：2006-01-21
申请号：TW093105869
申请日：2004-03-05
申请人：夏普股份有限公司 SHARP KABUSHIKI KAISHA
发明人：森本英德 MORIMOTO, HIDENORI
IPC分类号： G11C
CPC分类号： G11C13/003 , G11C11/5685 , G11C13/0007 , G11C16/0483 , G11C2213/31 , G11C2213/75 , G11C2213/79 , H01L27/2436 , H01L27/2463 , H01L45/04 , H01L45/1233 , H01L45/147 , H01L45/1683
摘要：本發明之目的為實現採用適於高積體化之NAND型記憶胞單元之高速寫入與抹除及實現高可靠度之非揮發性半導體記憶裝置。記憶胞(1)係連接胞電晶體(Tij)，其係形成於半導體基板上者及可變電阻元件(Rij)，其係在胞電晶體(Tij)之源極、汲極端子間因施加電壓而電阻值變化之由含錳之鈣鈦礦構造之氧化物所形成者所組成；將該記憶胞(1)串聯連接複數個而形成記憶胞串聯部(2)，於記憶胞串聯部(2)之至少一端設置選擇電晶體(Si)而組成記憶胞區塊(3)，將該記憶胞區塊(3)配置複數個而構成記憶胞陣列。
简体摘要：本发明之目的为实现采用适于高积体化之NAND型记忆胞单元之高速写入与抹除及实现高可靠度之非挥发性半导体记忆设备。记忆胞(1)系连接胞晶体管(Tij)，其系形成于半导体基板上者及可变电阻组件(Rij)，其系在胞晶体管(Tij)之源极、汲极端子间因施加电压而电阻值变化之由含锰之钙钛矿构造之氧化物所形成者所组成；将该记忆胞(1)串联连接复数个而形成记忆胞串联部(2)，于记忆胞串联部(2)之至少一端设置选择晶体管(Si)而组成记忆胞区块(3)，将该记忆胞区块(3)配置复数个而构成记忆胞数组。

5. 发明专利

TWI232459B 半導體記憶裝置及記憶胞陣列之刪除方法 SEMICONDUCTOR MEMORY DEVICE AND ERASE METHOD FOR MEMORY ARRAY 有权
简体标题：半导体记忆设备及记忆胞数组之删除方法 SEMICONDUCTOR MEMORY DEVICE AND ERASE METHOD FOR MEMORY ARRAY
公开(公告)号：TWI232459B
公开(公告)日：2005-05-11
申请号：TW092134194
申请日：2003-12-04
申请人：夏普股份有限公司 SHARP KABUSHIKI KAISHA
发明人：森本英德 MORIMOTO, HIDENORI
IPC分类号： G11C
CPC分类号： G11C13/0069 , G11C11/16 , G11C11/5678 , G11C11/5685 , G11C13/0004 , G11C13/0007 , G11C13/0064 , G11C13/0097 , G11C2013/009 , G11C2213/31 , G11C2213/79
摘要：本發明之目的在於提供一種可迅速且確實地執行資料之刪除、重寫之自由度高之半導體記憶裝置及記憶胞陣列之刪除方法。
對於將藉電阻之變化記憶資訊之可變電阻元件(24)與選擇電晶體(21)構成之非揮發性記憶胞(20)排列成矩陣狀，且為選擇特定之記憶胞，而排列字元線(WL1、．．．、WLm)與位元線(BL1、．．．、BLn)構成之記憶胞陣列，備置有以特定之施加條件將電壓施加至連接於記憶胞陣列之字元線(WL)、位元線(BL)、源極線(SL)，而使前述可變電阻元件之電阻成為特定之刪除狀態之刪除手段(13)，刪除手段(13)係依據前述電壓之施加條件切換整批地刪除記憶胞陣列內之全部記憶胞(20)之整批刪除模態、與個別地刪除該記憶胞陣列內之一部分記憶胞(20)之個別刪除模態。
简体摘要：本发明之目的在于提供一种可迅速且确实地运行数据之删除、重写之自由度高之半导体记忆设备及记忆胞数组之删除方法。对于将藉电阻之变化记忆信息之可变电阻组件(24)与选择晶体管(21)构成之非挥发性记忆胞(20)排列成矩阵状，且为选择特定之记忆胞，而排列字符线(WL1、．．．、WLm)与比特线(BL1、．．．、BLn)构成之记忆胞数组，备置有以特定之施加条件将电压施加至连接于记忆胞数组之字符线(WL)、比特线(BL)、源极线(SL)，而使前述可变电阻组件之电阻成为特定之删除状态之删除手段(13)，删除手段(13)系依据前述电压之施加条件切换整批地删除记忆胞数组内之全部记忆胞(20)之整批删除模态、与个别地删除该记忆胞数组内之一部分记忆胞(20)之个别删除模态。

6. 发明专利

TWI237271B 非揮發性半導體記憶裝置及其控制方法 NONVOLATILE SEMICONDUCTOR MEMORY DEVICE AND CONTROL METHOD THEREOF 有权
简体标题：非挥发性半导体记忆设备及其控制方法 NONVOLATILE SEMICONDUCTOR MEMORY DEVICE AND CONTROL METHOD THEREOF
公开(公告)号：TWI237271B
公开(公告)日：2005-08-01
申请号：TW093115980
申请日：2004-06-03
申请人：夏普股份有限公司 SHARP KABUSHIKI KAISHA
发明人：森本英德 MORIMOTO, HIDENORI
IPC分类号： G11C
CPC分类号： G11C13/0069 , G11C11/5685 , G11C13/0007 , G11C13/0064 , G11C2013/0071 , G11C2013/009 , G11C2213/31 , G11C2213/79
摘要：本發明之非揮發性半導體記憶裝置包含記憶體陣列(101)，其係在半導體基板上，於列方向及行方向分別排列多數連接利用電應力引起之電阻變化而記憶資訊之可變電阻元件之一方端與選擇電晶體之汲極所形成之記憶胞者；電壓開關電路(110)，其係切換施加至連接於記憶胞之源極線與位元線之寫入電壓、拭除電壓及讀出電壓者；及脈衝電壓施加電路(108)。前述脈衝電壓施加電路(108)係在對連接於記憶體陣列(101)內之寫入或拭除對象之記憶胞之位元線與源極線，經由電壓開關電路(110)施加對應於位元線與源極線各線之寫入電壓或拭除電壓之狀態下，將寫入用或拭除用之電壓脈衝施加至連接於該記憶胞之選擇電晶體之閘極所連接之字元線。
简体摘要：本发明之非挥发性半导体记忆设备包含内存数组(101)，其系在半导体基板上，于列方向及行方向分别排列多数连接利用电应力引起之电阻变化而记忆信息之可变电阻组件之一方端与选择晶体管之汲极所形成之记忆胞者；电压开关电路(110)，其系切换施加至连接于记忆胞之源极线与比特线之写入电压、拭除电压及读出电压者；及脉冲电压施加电路(108)。前述脉冲电压施加电路(108)系在对连接于内存数组(101)内之写入或拭除对象之记忆胞之比特线与源极线，经由电压开关电路(110)施加对应于比特线与源极线各线之写入电压或拭除电压之状态下，将写入用或拭除用之电压脉冲施加至连接于该记忆胞之选择晶体管之闸极所连接之字符线。

7. 发明专利

TW200426827A 記憶體單元,記憶體裝置及記憶體單元的製造方法 MEMORY CELL, MEMORY DEVICE AND MANUFACTURING METHOD OF MEMORY CELL 失效
简体标题：内存单元,内存设备及内存单元的制造方法 MEMORY CELL, MEMORY DEVICE AND MANUFACTURING METHOD OF MEMORY CELL
公开(公告)号：TW200426827A
公开(公告)日：2004-12-01
申请号：TW093109998
申请日：2004-04-09
申请人：夏普股份有限公司 SHARP KABUSHIKI KAISHA
发明人：森本英德 MORIMOTO, HIDENORI
IPC分类号： G11C
CPC分类号： G11C13/0007 , G11C11/15 , G11C13/0069 , G11C2013/009 , G11C2213/31 , G11C2213/72 , H01L27/2409 , H01L45/04 , H01L45/1233 , H01L45/147 , H01L45/1675
摘要：一種記憶體單元(33)，其中之一可變電阻性元件(31)及一蕭特基二極體(32)彼此串聯的連接。在一記憶體裝置中，位元線(BL0，BL1及BL2)係配置在行的方向，位元線(BL)的一端點連接到位元線解碼器(34)，而其另一端點則連接到讀取電路(37)。字線(WL0，WL1及WL2)係配置在別的方向上，以便與位元線(BL)相交，而此字線(WL)的兩個端點都連接到字線解碼器(35及36)。換句話說，位元線(BL)及字線(WL)配置成矩陣而一記憶體單元(33)就位在此位元線(BL)及字線(WL)彼此相交的位置，這些一同組成此記憶體裝置。本發明可降低在記憶體單元(33)與記憶體裝置中讀取干擾的影響。
简体摘要：一种内存单元(33)，其中之一可变电阻性组件(31)及一萧特基二极管(32)彼此串联的连接。在一内存设备中，比特线(BL0，BL1及BL2)系配置在行的方向，比特线(BL)的一端点连接到比特线译码器(34)，而其另一端点则连接到读取电路(37)。字线(WL0，WL1及WL2)系配置在别的方向上，以便与比特线(BL)相交，而此字线(WL)的两个端点都连接到字线译码器(35及36)。换句话说，比特线(BL)及字线(WL)配置成矩阵而一内存单元(33)就位在此比特线(BL)及字线(WL)彼此相交的位置，这些一同组成此内存设备。本发明可降低在内存单元(33)与内存设备中读取干扰的影响。

8. 发明专利

TW200425149A 半導體記憶體裝置及資料寫入方法 SEMICONDUCTOR MEMORY DEVICE AND DATA WRITE METHOD 审中-公开
简体标题：半导体内存设备及数据写入方法 SEMICONDUCTOR MEMORY DEVICE AND DATA WRITE METHOD
公开(公告)号：TW200425149A
公开(公告)日：2004-11-16
申请号：TW092134026
申请日：2003-12-03
申请人：夏普股份有限公司 SHARP KABUSHIKI KAISHA
发明人：森本英德 MORIMOTO, HIDENORI , 井上剛至 INOUE, KOJI
IPC分类号： G11C
CPC分类号： G11C13/0069 , G11C11/5685 , G11C13/0007 , G11C13/0064 , G11C13/0097 , G11C16/3413 , G11C2013/0073 , G11C2213/31 , G11C2213/79
摘要：本發明揭示一種包括複數個記憶體單元之半導體記憶體裝置。複數個記憶體單元之一包括：一可變電阻，具有一電阻值，其可根據施加至其之電壓而可逆變化；及一電晶體，連接至該可變電阻。
简体摘要：本发明揭示一种包括复数个内存单元之半导体内存设备。复数个内存单元之一包括：一可变电阻，具有一电阻值，其可根据施加至其之电压而可逆变化；及一晶体管，连接至该可变电阻。

9. 发明专利

TW200418036A 半導體記憶裝置及記憶胞陣列之刪除方法 SEMICONDUCTOR MEMORY DEVICE AND ERASE METHOD FOR MEMORY ARRAY 审中-公开
简体标题：半导体记忆设备及记忆胞数组之删除方法 SEMICONDUCTOR MEMORY DEVICE AND ERASE METHOD FOR MEMORY ARRAY
公开(公告)号：TW200418036A
公开(公告)日：2004-09-16
申请号：TW092134194
申请日：2003-12-04
申请人：夏普股份有限公司 SHARP KABUSHIKI KAISHA
发明人：森本英德 MORIMOTO, HIDENORI
IPC分类号： G11C
CPC分类号： G11C13/0069 , G11C11/16 , G11C11/5678 , G11C11/5685 , G11C13/0004 , G11C13/0007 , G11C13/0064 , G11C13/0097 , G11C2013/009 , G11C2213/31 , G11C2213/79
摘要：本發明之目的在於提供一種可迅速且確實地執行資料之刪除、重寫之自由度高之半導體記憶裝置及記憶胞陣列之刪除方法。對於將藉電阻之變化記憶資訊之可變電阻元件(24)與選擇電晶體(21)構成之非揮發性記憶胞(20)排列成矩陣狀，且為選擇特定之記憶胞，而排列字元線(WL1、．．．、WLm)與位元線(BL1、．．．、BLn)構成之記憶胞陣列，備置有以特定之施加條件將電壓施加至連接於記憶胞陣列之字元線(WL)、位元線(BL)、源極線(SL)，而使前述可變電阻元件之電阻成為特定之刪除狀態之刪除手段(13)，刪除手段(13)係依據前述電壓之施加條件切換整批地刪除記憶胞陣列內之全部記憶胞(20)之整批刪除模態、與個別地刪除該記憶胞陣列內之一部分記憶胞(20)之個別刪除模態。
简体摘要：本发明之目的在于提供一种可迅速且确实地运行数据之删除、重写之自由度高之半导体记忆设备及记忆胞数组之删除方法。对于将藉电阻之变化记忆信息之可变电阻组件(24)与选择晶体管(21)构成之非挥发性记忆胞(20)排列成矩阵状，且为选择特定之记忆胞，而排列字符线(WL1、．．．、WLm)与比特线(BL1、．．．、BLn)构成之记忆胞数组，备置有以特定之施加条件将电压施加至连接于记忆胞数组之字符线(WL)、比特线(BL)、源极线(SL)，而使前述可变电阻组件之电阻成为特定之删除状态之删除手段(13)，删除手段(13)系依据前述电压之施加条件切换整批地删除记忆胞数组内之全部记忆胞(20)之整批删除模态、与个别地删除该记忆胞数组内之一部分记忆胞(20)之个别删除模态。

10. 发明专利

TW200739587A 非揮發性半導體記憶裝置失效
简体标题：非挥发性半导体记忆设备
公开(公告)号：TW200739587A
公开(公告)日：2007-10-16
申请号：TW095145701
申请日：2006-12-07
申请人：夏普股份有限公司 SHARP KABUSHIKI KAISHA
发明人：森本英德 MORIMOTO, HIDENORI
IPC分类号： G11C
CPC分类号： G11C17/18 , G11C13/0004 , G11C13/0007 , G11C13/004 , G11C13/0069 , G11C2013/009 , G11C2213/31 , G11C2213/32 , G11C2213/34 , G11C2213/77
摘要：本發明提供一種非揮發性半導體記憶裝置,其可於抑制因交叉點型記憶胞陣列之字元線及位元線上之IR位降所導致之記憶體特性劣化。其包含:字元線選擇電路14,其從複數字元線中選擇字元線,在選擇字元線和非選擇字元線上分別施加選擇字元線電壓和非選擇字元線電壓;位元線選擇電路15,其從複數之位元線中選擇出選擇位元線,在選擇位元線和非選擇位元線上分別施加選擇位元線電壓和非選擇位元線電壓;電壓控制電路16、17,其分別抑制複數字元線和複數位元線之至少一方之各電壓變動,複數字元線和複數位元線之至少一方在位於距與字元線選擇電路14或位元線選擇電路15連接之驅動點之最遠點的電壓控制點與電壓控制電路16、17連接。
简体摘要：本发明提供一种非挥发性半导体记忆设备,其可于抑制因交叉点型记忆胞数组之字符线及比特在线之IR位降所导致之内存特性劣化。其包含:字符线选择电路14,其从复数字元线中选择字符线,在选择字符线和非选择字符在线分别施加选择字符线电压和非选择字符线电压;比特线选择电路15,其从复数之比特线中选择出选择比特线,在选择比特线和非选择比特在线分别施加选择比特线电压和非选择比特线电压;电压控制电路16、17,其分别抑制复数字元线和复数码元线之至少一方之各电压变动,复数字元线和复数码元线之至少一方在位于距与字符线选择电路14或比特线选择电路15连接之驱动点之最远点的电压控制点与电压控制电路16、17连接。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式