专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TWI689953B 半導體裝置及其形成方法有权
简体标题：半导体设备及其形成方法
公开(公告)号：TWI689953B
公开(公告)日：2020-04-01
申请号：TW107140257
申请日：2018-11-13
申请人：台灣積體電路製造股份有限公司 , TAIWAN SEMICONDUCTOR MANUFACTURING COMPANY LTD.
发明人：張宇行 , CHANG, YU-HSING , 徐晨祐 , HSU, CHERN-YOW , 劉世昌 , LIU, SHIH-CHANG
IPC分类号： H01G11/26

2. 发明专利

TW201729413A 磁阻隨機存取記憶體及其製造方法审中-公开
简体标题：磁阻随机存取内存及其制造方法
公开(公告)号：TW201729413A
公开(公告)日：2017-08-16
申请号：TW105136308
申请日：2016-11-08
申请人：台灣積體電路製造股份有限公司 , TAIWAN SEMICONDUCTOR MANUFACTURING COMPANY LTD.
发明人：徐晨祐 , HSU, CHERN-YOW , 劉世昌 , LIU, SHIH-CHANG
IPC分类号： H01L27/22 , H01L43/00 , H01L43/08 , H01L43/12
CPC分类号： H01L43/02 , H01L43/08 , H01L43/12
摘要：一種磁阻隨機存取記憶體(MRAM)裝置包括：一底部電極，其位於一錐形底部通路上方；一錐形磁性穿隧接面(MTJ)，其位於該底部電極上方；一頂部電極，其位於該MTJ上方；及一頂部通路，其位於該底部電極上方。該頂部通路、該頂部電極、該MTJ、該底部電極及該底部通路(及其等之間的電介面)係沿著一共同垂直軸線實質上對準。該底部通路具有約120°至約150°之一錐角。該MTJ具有約70°至約85°之一錐角。該MTJ係由兩個側壁間隔件隔離及保護。
简体摘要：一种磁阻随机存取内存(MRAM)设备包括：一底部电极，其位于一锥形底部通路上方；一锥形磁性穿隧接面(MTJ)，其位于该底部电极上方；一顶部电极，其位于该MTJ上方；及一顶部通路，其位于该底部电极上方。该顶部通路、该顶部电极、该MTJ、该底部电极及该底部通路(及其等之间的电界面)系沿着一共同垂直轴线实质上对准。该底部通路具有约120°至约150°之一锥角。该MTJ具有约70°至约85°之一锥角。该MTJ系由两个侧壁间隔件隔离及保护。

3. 发明专利

TW201801154A 高電壓電晶體裝置及其製造方法审中-公开
简体标题：高电压晶体管设备及其制造方法
公开(公告)号：TW201801154A
公开(公告)日：2018-01-01
申请号：TW105134713
申请日：2016-10-27
申请人：台灣積體電路製造股份有限公司 , TAIWAN SEMICONDUCTOR MANUFACTURING COMPANY LTD.
发明人：劉銘棋 , LIU, MING CHYI , 王培倫 , WANG, PEI-LUN , 曾元泰 , TSENG, YUAN-TAI , 張宇行 , CHANG, YU-HSING , 劉世昌 , LIU, SHIH-CHANG
IPC分类号： H01L21/265 , H01L21/311 , H01L21/3205 , H01L21/3213 , H01L21/768
CPC分类号： H01L29/7823 , H01L21/26513 , H01L21/31144 , H01L21/32055 , H01L21/32139 , H01L21/76897 , H01L23/535 , H01L29/0649 , H01L29/402 , H01L29/45 , H01L29/665 , H01L29/66515 , H01L29/66545 , H01L29/66681 , H01L29/66689 , H01L29/7816
摘要：一種方法包含：沿著閘極結構之側壁形成閘極間隔件；在該閘極結構之相對側上形成源極區及汲極區，其中該源極區之側壁與該閘極間隔件之第一側壁垂直地對準；沉積介電層於基板上方；沉積導電層於該介電層上方；將該介電層及該導電層圖案化以形成場板，其中該介電層包括自第二汲極/源極區延伸至該閘極間隔件之第二側壁之水平部分及沿著該閘極間隔件之該第二側壁形成之垂直部分；藉由對該導電層、該閘極結構、第一汲極/源極區及第二汲極/源極區應用自對準矽化物製程而形成複數個金屬矽化物層；及形成接點插塞於該複數個金屬矽化物層上方。
简体摘要：一种方法包含：沿着闸极结构之侧壁形成闸极间隔件；在该闸极结构之相对侧上形成源极区及汲极区，其中该源极区之侧壁与该闸极间隔件之第一侧壁垂直地对准；沉积介电层于基板上方；沉积导电层于该介电层上方；将该介电层及该导电层图案化以形成场板，其中该介电层包括自第二汲极/源极区延伸至该闸极间隔件之第二侧壁之水平部分及沿着该闸极间隔件之该第二侧壁形成之垂直部分；借由对该导电层、该闸极结构、第一汲极/源极区及第二汲极/源极区应用自对准硅化物制程而形成复数个金属硅化物层；及形成接点插塞于该复数个金属硅化物层上方。

4. 发明专利

TW201735375A 半導體裝置、金屬-絕緣體-金屬電容器及相關聯之製作方法审中-公开
简体标题：半导体设备、金属-绝缘体-金属电容器及相关联之制作方法
公开(公告)号：TW201735375A
公开(公告)日：2017-10-01
申请号：TW105138131
申请日：2016-11-21
申请人：台灣積體電路製造股份有限公司 , TAIWAN SEMICONDUCTOR MANUFACTURING COMPANY LTD.
发明人：周仲彥 , CHOU, CHUNG-YEN , 劉世昌 , LIU, SHIH-CHANG
IPC分类号： H01L29/92
CPC分类号： H01L28/60 , H01L21/76895 , H01L23/5223 , H01L23/53238 , H01L23/535
摘要：本發明實施例提供一種半導體裝置。該半導體裝置包含：一半導體基板；一第一介電層，其在該半導體基板上方；一第二介電層，其在該第一介電層上方；一通路，其延伸穿過該第二介電層；一底部導電層，其在該通路之一底部處且沿著該通路之側壁經適形地形成；一第三介電層，其經適形地形成於該底部導電層上方；一上部導電層，其經適形地形成於該第三介電層上方；及一上部接點，其經形成於該上部導電層上方並經耦合至該上部導電層且填充該通路；其中該上部導電層提供該上部接點與該第三介電層之間之一擴散阻障。
简体摘要：本发明实施例提供一种半导体设备。该半导体设备包含：一半导体基板；一第一介电层，其在该半导体基板上方；一第二介电层，其在该第一介电层上方；一通路，其延伸穿过该第二介电层；一底部导电层，其在该通路之一底部处且沿着该通路之侧壁经适形地形成；一第三介电层，其经适形地形成于该底部导电层上方；一上部导电层，其经适形地形成于该第三介电层上方；及一上部接点，其经形成于该上部导电层上方并经耦合至该上部导电层且填充该通路；其中该上部导电层提供该上部接点与该第三介电层之间之一扩散阻障。

5. 发明专利

TW201721873A 半導體裝置及其製造方法审中-公开
简体标题：半导体设备及其制造方法
公开(公告)号：TW201721873A
公开(公告)日：2017-06-16
申请号：TW105132407
申请日：2016-10-06
申请人：台灣積體電路製造股份有限公司 , TAIWAN SEMICONDUCTOR MANUFACTURING COMPANY LTD.
发明人：林詩瑋 , LIN, SHIH-WEI , 吳常明 , WU, CHANG-MING , 曾李全 , TSENG, LEE-CHUAN , 劉世昌 , LIU, SHIH-CHANG
IPC分类号： H01L29/78 , H01L21/70
CPC分类号： G01N27/4145
摘要：本揭露提供一種半導體結構及一種用於形成該半導體結構之方法。該半導體結構包括一基板、該基板之一第一表面上方之一閘極結構以及該基板中毗鄰該閘極結構之一源極區及一汲極區。該半導體結構進一步包括插置於該源極區與該汲極區之間且位於該閘極結構下面之一通道區。該半導體結構進一步包括在該基板之與該第一表面對置之一第二表面上方之一第一層，及在該第一層上方之一第二層。該半導體結構進一步包括在該通道區及該第一層及該第二層之至少一部分上方之一感測膜，以及在該感測膜上方且切斷該第一層及該第二層之一井。
简体摘要：本揭露提供一种半导体结构及一种用于形成该半导体结构之方法。该半导体结构包括一基板、该基板之一第一表面上方之一闸极结构以及该基板中毗邻该闸极结构之一源极区及一汲极区。该半导体结构进一步包括插置于该源极区与该汲极区之间且位于该闸极结构下面之一信道区。该半导体结构进一步包括在该基板之与该第一表面对置之一第二表面上方之一第一层，及在该第一层上方之一第二层。该半导体结构进一步包括在该信道区及该第一层及该第二层之至少一部分上方之一传感膜，以及在该传感膜上方且切断该第一层及该第二层之一井。

6. 发明专利

TW201834214A 內嵌式記憶體的單元邊界結構审中-公开
简体标题：内嵌式内存的单元边界结构
公开(公告)号：TW201834214A
公开(公告)日：2018-09-16
申请号：TW106135901
申请日：2017-10-19
申请人：台灣積體電路製造股份有限公司 , TAIWAN SEMICONDUCTOR MANUFACTURING COMPANY LTD.
发明人：劉銘棋 , LIU, MING CHYI , 劉世昌 , LIU, SHIH-CHANG , 陳勝捷 , CHEN, SHENG-CHIEH , 張宇行 , CHANG, YU-HSING
IPC分类号： H01L27/11521 , H01L27/11526
摘要：本申請案之各種實施例係關於一種用於形成具有一邊界側壁間隔件之一內嵌式記憶體邊界結構之方法。在一些實施例中，在一半導體基板中形成一隔離結構以將一記憶體區與一邏輯區分離。形成一多層膜以覆蓋該半導體基板。在該記憶體區上由該多層膜形成一記憶體結構。執行至該多層膜中之一蝕刻以自該邏輯區移除該多層膜，使得該多層膜至少部分界定該隔離結構上之一虛設側壁。形成一間隔層以覆蓋該記憶體結構、該隔離結構及該邏輯區，且進一步加襯裡於該虛設側壁。執行至該間隔層中之一蝕刻以由該間隔層形成虛設側壁上之一間隔件。一邏輯裝置結構形成於該邏輯區上。
简体摘要：本申请案之各种实施例系关于一种用于形成具有一边界侧壁间隔件之一内嵌式内存边界结构之方法。在一些实施例中，在一半导体基板中形成一隔离结构以将一内存区与一逻辑区分离。形成一多层膜以覆盖该半导体基板。在该内存区上由该多层膜形成一内存结构。运行至该多层膜中之一蚀刻以自该逻辑区移除该多层膜，使得该多层膜至少部分界定该隔离结构上之一虚设侧壁。形成一间隔层以覆盖该内存结构、该隔离结构及该逻辑区，且进一步加衬里于该虚设侧壁。运行至该间隔层中之一蚀刻以由该间隔层形成虚设侧壁上之一间隔件。一逻辑设备结构形成于该逻辑区上。

7. 发明专利

TW201813072A 半導體記憶體裝置及用於製造其之方法审中-公开
简体标题：半导体内存设备及用于制造其之方法
公开(公告)号：TW201813072A
公开(公告)日：2018-04-01
申请号：TW106111595
申请日：2017-04-06
申请人：台灣積體電路製造股份有限公司 , TAIWAN SEMICONDUCTOR MANUFACTURING COMPANY LTD.
发明人：莊學理 , CHUANG, HARRY-HAK-LAY , 黃勝煌 , HAUNG, SHENG-HAUNG , 劉世昌 , LIU, SHIH-CHANG , 徐晨祐 , HSU, CHERN-YOW
IPC分类号： H01L27/22 , H01L43/02 , H01L43/08 , H01L43/12
CPC分类号： H01L27/222 , H01L43/02 , H01L43/08 , H01L43/12
摘要：本發明實施例提供一種用於製造一半導體記憶體裝置之方法。該方法包括：蝕刻該半導體記憶體裝置的一第一區以暴露一第一帽蓋層；形成一第二帽蓋層在該第一帽蓋層上；蝕刻該第一帽蓋層的一部份及該第二帽蓋層的一部份以形成到達一第一金屬線的一第一溝渠；以及形成一第二金屬線在該第一溝渠中以接觸該第一金屬線。
简体摘要：本发明实施例提供一种用于制造一半导体内存设备之方法。该方法包括：蚀刻该半导体内存设备的一第一区以暴露一第一帽盖层；形成一第二帽盖层在该第一帽盖层上；蚀刻该第一帽盖层的一部份及该第二帽盖层的一部份以形成到达一第一金属线的一第一沟渠；以及形成一第二金属线在该第一沟渠中以接触该第一金属线。

8. 发明专利

TWI611548B 半導體結構及其形成方法有权
简体标题：半导体结构及其形成方法
公开(公告)号：TWI611548B
公开(公告)日：2018-01-11
申请号：TW105132403
申请日：2016-10-06
申请人：台灣積體電路製造股份有限公司 , TAIWAN SEMICONDUCTOR MANUFACTURING COMPANY LTD.
发明人：莊學理 , CHUANG, HARRY-HAK-LAY , 劉世昌 , LIU, SHIH-CHANG , 徐晨祐 , HSU, CHERN-YOW , 沈桂弘 , SHEN, KUEI-HUNG
IPC分类号： H01L23/522 , H01L43/08
CPC分类号： H01L43/08 , H01L27/228 , H01L43/02 , H01L43/12

9. 发明专利

TW201740552A 半導體結構及其製造方法审中-公开
简体标题：半导体结构及其制造方法
公开(公告)号：TW201740552A
公开(公告)日：2017-11-16
申请号：TW105137312
申请日：2016-11-15
申请人：台灣積體電路製造股份有限公司 , TAIWAN SEMICONDUCTOR MANUFACTURING COMPANY LTD.
发明人：周仲彥 , CHOU, CHUNG-YEN , 謝靜佩 , HSIEH, CHING-PEI , 劉世昌 , LIU, SHIH-CHANG
IPC分类号： H01L27/24 , H01L45/00
CPC分类号： H01L45/1691 , H01L27/2436 , H01L27/2463 , H01L45/08 , H01L45/1233 , H01L45/1253 , H01L45/14 , H01L45/146 , H01L45/16 , H01L45/1608 , H01L45/1675 , H01L45/1683
摘要：本揭露提供一種半導體結構，其包含：一第N金屬層；一平坦底部阻障層，其在該第N金屬層上方且與該第N個金屬層接觸；一資料儲存層，其在該平坦底部阻障層上方；一電極，其在該資料儲存層上方；及一第(N+1)金屬層，其在該電極上方。N係一正整數。亦提供一種用於該半導體結構之製造方法。
简体摘要：本揭露提供一种半导体结构，其包含：一第N金属层；一平坦底部阻障层，其在该第N金属层上方且与该第N个金属层接触；一数据存储层，其在该平坦底部阻障层上方；一电极，其在该数据存储层上方；及一第(N+1)金属层，其在该电极上方。N系一正整数。亦提供一种用于该半导体结构之制造方法。

10. 发明专利

TW201724531A 用於薄膜儲存裝置之離散儲存元件及其形成方法审中-公开
简体标题：用于薄膜存储设备之离散存储组件及其形成方法
公开(公告)号：TW201724531A
公开(公告)日：2017-07-01
申请号：TW105135785
申请日：2016-11-03
申请人：台灣積體電路製造股份有限公司 , TAIWAN SEMICONDUCTOR MANUFACTURING COMPANY LTD.
发明人：閔仲強 , MIN, CHUNG-CHIANG , 吳常明 , WU, CHANG-MING , 劉世昌 , LIU, SHIH-CHANG , 曾元泰 , TSENG, YUAN-TAI
IPC分类号： H01L29/92 , H01L21/8239
CPC分类号： H01L27/11568 , H01L21/02164 , H01L21/02238 , H01L21/02532 , H01L21/02601 , H01L21/0262 , H01L21/02667 , H01L21/28273 , H01L21/28282 , H01L29/42332 , H01L29/42344 , H01L29/42348 , H01L29/66825 , H01L29/66833 , H01L29/7887 , H01L29/792
摘要：本揭露提供一種形成一解耦電容器裝置之方法及該裝置。該解耦電容器裝置包含以一沉積製程沉積之一第一介電層部分，該沉積製程亦沉積用於一非揮發性記憶體單元之一第二介電層部分。該兩個部分係使用一單個遮罩而經圖案化。本揭露亦提供一種系統單晶片(SOC)裝置，該SOC包含一RRAM單元及位於一單個金屬間介電層中之一解耦電容器。本揭露亦提供一種用於形成一製程相容解耦電容器之方法。該方法包含將一頂部電極層、一絕緣層及一底部電極層圖案化以形成一非揮發性記憶體元件及一解耦電容器。
简体摘要：本揭露提供一种形成一解耦电容器设备之方法及该设备。该解耦电容器设备包含以一沉积制程沉积之一第一介电层部分，该沉积制程亦沉积用于一非挥发性内存单元之一第二介电层部分。该两个部分系使用一单个遮罩而经图案化。本揭露亦提供一种系统单芯片(SOC)设备，该SOC包含一RRAM单元及位于一单个金属间介电层中之一解耦电容器。本揭露亦提供一种用于形成一制程兼容解耦电容器之方法。该方法包含将一顶部电极层、一绝缘层及一底部电极层图案化以形成一非挥发性内存组件及一解耦电容器。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式