专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TWI495046B 記憶體製程及以其製造的記憶體結構有权
简体标题：内存制程及以其制造的内存结构
公开(公告)号：TWI495046B
公开(公告)日：2015-08-01
申请号：TW102108491
申请日：2013-03-11
申请人：南亞科技股份有限公司 , NANYA TECHNOLOGY CORPORATION
发明人：威維克蓋普藍 , VIVEK, GOPALAN , 克爾羅伯 , KERR, ROBERT , 蔡鴻明 , TSAI, HUNG MING
IPC分类号： H01L21/8242 , H01L27/108
CPC分类号： H01L21/76883 , H01L21/76802 , H01L27/108 , H01L27/10891

2. 发明专利

TW201409617A 記憶體製程及以其製造的記憶體結構审中-公开
简体标题：内存制程及以其制造的内存结构
公开(公告)号：TW201409617A
公开(公告)日：2014-03-01
申请号：TW102108491
申请日：2013-03-11
申请人：南亞科技股份有限公司 , NANYA TECHNOLOGY CORPORATION
发明人：威維克蓋普藍 , VIVEK, GOPALAN , 克爾羅伯 , KERR, ROBERT , 蔡鴻明 , TSAI, HUNG MING
IPC分类号： H01L21/8242 , H01L27/108
CPC分类号： H01L21/76883 , H01L21/76802 , H01L27/108 , H01L27/10891
摘要：一種記憶體製程。首先提供基底，基底中有溝渠及埋入溝渠中的導線，且基底上有陣列區，其中各個導線有一陣列部分位於陣列區中。在基底上定義與陣列區分離的接觸區，其中各個導線有一接觸部分位於接觸區中。對在導線的接觸部分之間的基底進行蝕刻至低於導線的頂部，以在導線的接觸部分之間形成間隙。接著以絕緣層填充間隙。
简体摘要：一种内存制程。首先提供基底，基底中有沟渠及埋入沟渠中的导线，且基底上有数组区，其中各个导线有一数组部分位于数组区中。在基底上定义与数组区分离的接触区，其中各个导线有一接触部分位于接触区中。对在导线的接触部分之间的基底进行蚀刻至低于导线的顶部，以在导线的接触部分之间形成间隙。接着以绝缘层填充间隙。

3. 发明专利

TWI424548B 記憶裝置及其製造方法有权
简体标题：记忆设备及其制造方法
公开(公告)号：TWI424548B
公开(公告)日：2014-01-21
申请号：TW100108227
申请日：2011-03-11
申请人：南亞科技股份有限公司 , NANYA TECHNOLOGY CORPORATION
发明人：莊英政 , CHUANG, YING CHENG , 徐秉誠 , HSU, PING CHENG , 楊勝威 , YANG, SHENG WEI , 張明成 , CHANG, MING CHENG , 蔡鴻明 , TSAI, HUNG MING
IPC分类号： H01L23/52 , H01L27/105 , H01L21/822
CPC分类号： H01L21/76229 , H01L27/10876 , H01L27/10891

4. 发明专利

TWI466270B 快閃記憶體陣列有权
简体标题：闪存数组
公开(公告)号：TWI466270B
公开(公告)日：2014-12-21
申请号：TW097140341
申请日：2008-10-21
申请人：南亞科技股份有限公司 , NANYA TECHNOLOGY CORPORATION
发明人：黃仁瑞 , HUANG, JEN JUI , 蔡鴻明 , TSAI, HUNG MING , 陳國忠 , CHEN, KUO CHUNG
IPC分类号： H01L27/115
CPC分类号： H01L21/28273 , G11C16/3427 , H01L27/11521 , H01L29/42336 , H01L29/66825 , H01L29/7881

5. 发明专利

TWI466230B 製造溝渠隔離結構的方法有权
简体标题：制造沟渠隔离结构的方法
公开(公告)号：TWI466230B
公开(公告)日：2014-12-21
申请号：TW100106675
申请日：2011-03-01
申请人：南亞科技股份有限公司 , NANYA TECHNOLOGY CORPORATION.
发明人：黃仁瑞 , HUANG, JEN JUI , 蔡鴻明 , TSAI, HUNG MING
IPC分类号： H01L21/76
CPC分类号： H01L21/76227

6. 发明专利

TWI434400B 記憶裝置及其製造方法有权
简体标题：记忆设备及其制造方法
公开(公告)号：TWI434400B
公开(公告)日：2014-04-11
申请号：TW100112923
申请日：2011-04-14
申请人：南亞科技股份有限公司 , NANYA TECHNOLOGY CORPORATION
发明人：莊英政 , CHUANG, YING CHENG , 徐秉誠 , HSU, PING CHENG , 楊勝威 , YANG, SHENG WEI , 張明成 , CHANG, MING CHENG , 蔡鴻明 , TSAI, HUNG MING
IPC分类号： H01L27/108 , H01L21/8242
CPC分类号： H01L21/76224 , H01L27/10876 , H01L27/10891

7. 发明专利

TWI349340B 非揮發性記憶體的製作方法 METHOD FOR MANUFACTURING NON-VOLATILE MEMORY 有权
简体标题：非挥发性内存的制作方法 METHOD FOR MANUFACTURING NON-VOLATILE MEMORY
公开(公告)号：TWI349340B
公开(公告)日：2011-09-21
申请号：TW096132740
申请日：2007-09-03
申请人：南亞科技股份有限公司
发明人：蔡鴻明 , 蕭清南 , 黃仲麟
IPC分类号： H01L
CPC分类号： H01L29/7887 , H01L27/115 , H01L27/11521 , H01L29/42324
摘要：一種非揮發性記憶體的製作方法，包括：提供已形成有溝渠的基底；於溝渠中形成隔離結構；移除部分隔離結構，以於溝渠的頂部與隔離結構之間形成凹陷；於基底上形成第一介電層；於第一介電層上形成第一導體層；於基底上形成條狀頂蓋層；移除未被條狀頂蓋層覆蓋的第一導體層，以形成多個第一閘極結構；於第一閘極結構的側壁上形成第二介電層；於第一閘極結構之間的基底上形成第三介電層；於第三介電層上形成第二導體層；移除條狀頂蓋層與部分第一導體層，以形成多個第二閘極結構；於每一個第二閘極結構二側的基底中形成摻雜區。
简体摘要：一种非挥发性内存的制作方法，包括：提供已形成有沟渠的基底；于沟渠中形成隔离结构；移除部分隔离结构，以于沟渠的顶部与隔离结构之间形成凹陷；于基底上形成第一介电层；于第一介电层上形成第一导体层；于基底上形成条状顶盖层；移除未被条状顶盖层覆盖的第一导体层，以形成多个第一闸极结构；于第一闸极结构的侧壁上形成第二介电层；于第一闸极结构之间的基底上形成第三介电层；于第三介电层上形成第二导体层；移除条状顶盖层与部分第一导体层，以形成多个第二闸极结构；于每一个第二闸极结构二侧的基底中形成掺杂区。

8. 发明专利

TW201017870A 快閃記憶體與快閃記憶體陣列 FLASH MEMORY AND FLASH MEMORY ARRAY 审中-公开
简体标题：闪存与闪存数组 FLASH MEMORY AND FLASH MEMORY ARRAY
公开(公告)号：TW201017870A
公开(公告)日：2010-05-01
申请号：TW097140341
申请日：2008-10-21
申请人：南亞科技股份有限公司
发明人：黃仁瑞 , 蔡鴻明 , 陳國忠
IPC分类号： H01L
CPC分类号： H01L21/28273 , G11C16/3427 , H01L27/11521 , H01L29/42336 , H01L29/66825 , H01L29/7881
摘要：一種快閃記憶體，包括一個基底、一條埋入式位元線、一條字元線、一層單邊絕緣層、一個浮置閘極、一層穿隧介電層、一個控制閘極以及一層閘間介電層。其中，基底具有一個凹洞，埋入式位元線則沿一第一方向延伸於基底中的凹洞下。而字元線是位於基底上，並沿一第二方向延伸於凹洞上，單邊絕緣層則位於凹洞的一第一側面上。此外，浮置閘極是位於凹洞中相對第一側面的一第二側面上，穿隧介電層則位於浮置閘極與基底之間，且穿隧介電層與埋入式位元線接觸。控制閘極填滿凹洞並與字元線接觸，而閘間介電層是位於控制閘極與浮置閘極之間。
简体摘要：一种闪存，包括一个基底、一条埋入式比特线、一条字符线、一层单边绝缘层、一个浮置闸极、一层穿隧介电层、一个控制闸极以及一层闸间介电层。其中，基底具有一个凹洞，埋入式比特线则沿一第一方向延伸于基底中的凹洞下。而字符线是位于基底上，并沿一第二方向延伸于凹洞上，单边绝缘层则位于凹洞的一第一侧面上。此外，浮置闸极是位于凹洞中相对第一侧面的一第二侧面上，穿隧介电层则位于浮置闸极与基底之间，且穿隧介电层与埋入式比特线接触。控制闸极填满凹洞并与字符线接触，而闸间介电层是位于控制闸极与浮置闸极之间。

9. 发明专利

TW201225211A 製造溝渠隔離結構的方法 METHOD FOR FABRICATING TRENCH ISOLATION STRUCTURE 审中-公开
简体标题：制造沟渠隔离结构的方法 METHOD FOR FABRICATING TRENCH ISOLATION STRUCTURE
公开(公告)号：TW201225211A
公开(公告)日：2012-06-16
申请号：TW100106675
申请日：2011-03-01
申请人：南亞科技股份有限公司
发明人：黃仁瑞 , 蔡鴻明
IPC分类号： H01L
CPC分类号： H01L21/76227
摘要：一種製造溝渠隔離結構的方法,其在基底中形成溝渠,至少在溝渠中形成襯層,至少在溝渠側壁上形成前驅層,並使前驅層轉變為體積較大且填滿溝渠的絕緣層。
简体摘要：一种制造沟渠隔离结构的方法,其在基底中形成沟渠,至少在沟渠中形成衬层,至少在沟渠侧壁上形成前驱层,并使前驱层转变为体积较大且填满沟渠的绝缘层。

10. 发明专利

TWI358795B 半導體裝置的形成方法 METHOD FOR FORMING SEMICONDUCTOR DEVICE 有权
简体标题：半导体设备的形成方法 METHOD FOR FORMING SEMICONDUCTOR DEVICE
公开(公告)号：TWI358795B
公开(公告)日：2012-02-21
申请号：TW096142983
申请日：2007-11-14
申请人：南亞科技股份有限公司
发明人：蔡鴻明 , 蕭清南 , 黃仲麟
IPC分类号： H01L
CPC分类号： H01L21/823437 , H01L21/28273 , H01L21/823468 , H01L21/823481 , H01L27/11521
摘要：本發明提供一種形成半導體裝置之方法，其包含提供一基板；形成一圖案化堆疊於基板上，該圖案化堆疊包含一第一介電層於基板上、一第一導體層於第一介電層上以及一遮罩層於第一導體層上，其中遮罩層之寬度小於第一導體層之寬度；形成一第二介電層於圖案化堆疊之側壁；形成一第三介電層於基板上；形成一第二導體層於基板上方；以及移除遮罩層及其下第一導體層，以形成一開口暴露剩餘之第一導體層。
简体摘要：本发明提供一种形成半导体设备之方法，其包含提供一基板；形成一图案化堆栈于基板上，该图案化堆栈包含一第一介电层于基板上、一第一导体层于第一介电层上以及一遮罩层于第一导体层上，其中遮罩层之宽度小于第一导体层之宽度；形成一第二介电层于图案化堆栈之侧壁；形成一第三介电层于基板上；形成一第二导体层于基板上方；以及移除遮罩层及其下第一导体层，以形成一开口暴露剩余之第一导体层。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式