专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TW200841443A 供嵌埋半導體晶片之電路板結構及其製法 CIRCUIT BOARD STRUCTURE CAPABLE OF EMBEDDING SEMICONDUCTOR CHIP THEREIN AND MANUFACTURING METHOD THEREOF 审中-公开
简体标题：供嵌埋半导体芯片之电路板结构及其制法 CIRCUIT BOARD STRUCTURE CAPABLE OF EMBEDDING SEMICONDUCTOR CHIP THEREIN AND MANUFACTURING METHOD THEREOF
公开(公告)号：TW200841443A
公开(公告)日：2008-10-16
申请号：TW096112273
申请日：2007-04-09
申请人：全懋精密科技股份有限公司 PHOENIX PRECISION TECHNOLOGY CORPORATION
发明人：周保宏 CHOU, PAO HUNG , 朱志亮 CHU, CHIH LIANG , 王維駿 WANG, WEI CHUN
IPC分类号： H01L
CPC分类号： H05K1/183 , H01L23/13 , H01L23/3128 , H01L23/49805 , H01L23/49816 , H01L23/5389 , H01L24/45 , H01L24/48 , H01L2224/451 , H01L2224/48091 , H01L2224/48227 , H01L2924/00014 , H01L2924/01012 , H01L2924/01024 , H01L2924/01028 , H01L2924/01029 , H01L2924/0103 , H01L2924/01031 , H01L2924/0104 , H01L2924/01047 , H01L2924/01049 , H01L2924/0105 , H01L2924/01051 , H01L2924/01052 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/01083 , H01L2924/014 , H01L2924/15331 , H01L2924/181 , H05K3/0035 , H05K3/28 , H05K3/284 , H05K3/4602 , H05K3/4652 , H05K3/4697 , H05K2201/0358 , H05K2201/09536 , Y10T29/49126 , H01L2924/00012 , H01L2224/85399 , H01L2224/05599
摘要：一種供嵌埋半導體晶片之電路板結構及其製法,該結構係包括:核心板,係具有一第一表面及第二表面,於該第一表面及第二表面分別具有第一線路層及第二線路層,且於該第一表面具有一晶片置放區;壓合層,係形成於該核心板之第一、第二表面及第一、第二線路層表面,且該壓合層中形成有至少一開口以露出該晶片置放區;第三及第四線路層,係分別形成於該核心板之第一及第二表面上的壓合層表面,該第三及第四線路層分別具有複數第一及第二電性連接墊;第一絕緣保護層,係形成於該壓合層、第三線路層表面,該第一絕緣保護層中具有一第一開口以露出該第三線路層中之第一電性連接墊及晶片置放區;以及第二絕緣保護層,係形成於該壓合層、第四線路層表面,該第二絕緣保護層中具有複數第二開口以露出該第四線路層中之第二電性連接墊;該晶片置放區係供接置一半導體晶片,俾以降低封裝之整體高度。
简体摘要：一种供嵌埋半导体芯片之电路板结构及其制法,该结构系包括:内核板,系具有一第一表面及第二表面,于该第一表面及第二表面分别具有第一线路层及第二线路层,且于该第一表面具有一芯片置放区;压合层,系形成于该内核板之第一、第二表面及第一、第二线路层表面,且该压合层中形成有至少一开口以露出该芯片置放区;第三及第四线路层,系分别形成于该内核板之第一及第二表面上的压合层表面,该第三及第四线路层分别具有复数第一及第二电性连接垫;第一绝缘保护层,系形成于该压合层、第三线路层表面,该第一绝缘保护层中具有一第一开口以露出该第三线路层中之第一电性连接垫及芯片置放区;以及第二绝缘保护层,系形成于该压合层、第四线路层表面,该第二绝缘保护层中具有复数第二开口以露出该第四线路层中之第二电性连接垫;该芯片置放区系供接置一半导体芯片,俾以降低封装之整体高度。

2. 发明专利

TW200531606A 電路板結構及其製法 CIRCUIT BOARD STRUCTURE AND METHOD FOR FABRICATING THE SAME 失效
简体标题：电路板结构及其制法 CIRCUIT BOARD STRUCTURE AND METHOD FOR FABRICATING THE SAME
公开(公告)号：TW200531606A
公开(公告)日：2005-09-16
申请号：TW093105510
申请日：2004-03-03
申请人：全懋精密科技股份有限公司 PHOENIX PRECISION TECHNOLOGY CORPORATION
发明人：陳炳元 CHEN, BIN YANG , 朱志亮 CHU, CHIH LIANG , 黃信嘏 HUANG, HSIN KU , 黃偉誠 HUANG, WEI CHENG , 王憲章 WANG, XIAN ZHANG
IPC分类号： H05K
摘要：一種電路板結構及其製法，主要係提供一芯層板，該芯層板表面具有金屬層，且形成有多數之電鍍導通孔，並於顯露出該芯層板之電鍍導通孔端部表面形成導電層，然後選擇性於該芯層板表面之金屬層上形成圖案化電鍍阻層，該圖案化電鍍阻層具有至少一外露出該電鍍導通孔端部之開口，接著進行電鍍製程，以在該電鍍阻層開口中形成電鍍金屬層，再去除該電鍍阻層，之後圖案化該芯層板表面之金屬層。亦即，本發明係可選擇性於部分電鍍導通孔形成電性連接端，且預先利用阻層覆蓋住欲形成細線路之區域，而不致影響其餘線路佈局空間與細線路之製程，同時更可進一步提升線路佈線之密度。
简体摘要：一种电路板结构及其制法，主要系提供一芯层板，该芯层板表面具有金属层，且形成有多数之电镀导通孔，并于显露出该芯层板之电镀导通孔端部表面形成导电层，然后选择性于该芯层板表面之金属层上形成图案化电镀阻层，该图案化电镀阻层具有至少一外露出该电镀导通孔端部之开口，接着进行电镀制程，以在该电镀阻层开口中形成电镀金属层，再去除该电镀阻层，之后图案化该芯层板表面之金属层。亦即，本发明系可选择性于部分电镀导通孔形成电性连接端，且预先利用阻层覆盖住欲形成细线路之区域，而不致影响其余线路布局空间与细线路之制程，同时更可进一步提升线路布线之密度。

3. 发明专利

TWI236754B 半導體封裝基板於環狀多重排列佈局之獨立銲墊形成電鍍金屬層之方法 METHOD FOR PLATING METAL LAYER OVER ISOLATED PADS ON SUBSTRATE FOR SEMICONDUCTOR PACKAGE SUBSTRATE 有权
简体标题：半导体封装基板于环状多重排列布局之独立焊垫形成电镀金属层之方法 METHOD FOR PLATING METAL LAYER OVER ISOLATED PADS ON SUBSTRATE FOR SEMICONDUCTOR PACKAGE SUBSTRATE
公开(公告)号：TWI236754B
公开(公告)日：2005-07-21
申请号：TW092109029
申请日：2003-04-18
申请人：全懋精密科技股份有限公司 PHOENIX PRECISION TECHNOLOGY CORPORATION
发明人：楊偉聖 WEI-SHENG YANG , 朱志亮 CHU, CHIH LIANG , 魏國勝 WEI, KUO SHENG
IPC分类号： H01L
CPC分类号： H05K3/242 , H01L21/4846 , H01L2924/0002 , H05K3/243 , H05K2201/0394 , H05K2201/09509 , H05K2203/0542 , H05K2203/1581 , H01L2924/00
摘要：一種半導體封裝基板於環狀多重排列佈局之獨立銲墊形成電鍍金屬層之方法，首先提供一封裝基板具多數導電盲孔(Blind Via)，於該導電盲孔周圍形成複數個獨立銲墊，且各獨立銲墊朝該導電盲孔方向延伸有一未與盲孔通連之導線，俾使該導線與導電盲孔之間保有一電性絕緣區域；而後，佈覆一導電膜及一覆蓋該導電膜之光阻層至基板表面，復移除獨立銲墊及導線上方之導電膜；接著，通接電鍍電流至基板，使送入導電盲孔之電鍍電流可以經過該導電膜及導線傳遞至獨立銲墊，而於獨立銲墊表面電鍍一金屬層；最後，移除該光阻層及導電膜，使得該獨立銲墊與導電盲孔之間恢復電性絕緣狀態，以改善半導體封裝基板於電鍍製程中，環狀多重排列佈局之電性連接墊表面無法形成電鍍金屬層之問題。
简体摘要：一种半导体封装基板于环状多重排列布局之独立焊垫形成电镀金属层之方法，首先提供一封装基板具多数导电盲孔(Blind Via)，于该导电盲孔周围形成复数个独立焊垫，且各独立焊垫朝该导电盲孔方向延伸有一未与盲孔通连之导线，俾使该导线与导电盲孔之间保有一电性绝缘区域；而后，布覆一导电膜及一覆盖该导电膜之光阻层至基板表面，复移除独立焊垫及导在线方之导电膜；接着，通接电镀电流至基板，使送入导电盲孔之电镀电流可以经过该导电膜及导线传递至独立焊垫，而于独立焊垫表面电镀一金属层；最后，移除该光阻层及导电膜，使得该独立焊垫与导电盲孔之间恢复电性绝缘状态，以改善半导体封装基板于电镀制程中，环状多重排列布局之电性连接垫表面无法形成电镀金属层之问题。

4. 发明专利

TW200507191A 形成半導體封裝基板均勻板厚之方法及該基板之結構 METHOD FOR IMPROVING SEMICONDUCTOR PACKAGE SUBSTRATES UNIFORMITY AND THE PACKAGE SUBSTRATES MANUFACTURED THEREBY 审中-公开
简体标题：形成半导体封装基板均匀板厚之方法及该基板之结构 METHOD FOR IMPROVING SEMICONDUCTOR PACKAGE SUBSTRATES UNIFORMITY AND THE PACKAGE SUBSTRATES MANUFACTURED THEREBY
公开(公告)号：TW200507191A
公开(公告)日：2005-02-16
申请号：TW092122205
申请日：2003-08-13
申请人：全懋精密科技股份有限公司 PHOENIX PRECISION TECHNOLOGY CORPORATION
发明人：朱志亮 CHU, CHIH LIANG , 周鄂東 CHU, E TUNG
IPC分类号： H01L
摘要：一種形成半導體封裝基板均勻板厚之方法及該基板之結構，係先備一具有複數顆基板之板材，該板材係於一電路板上形成有具複數導電跡線、複數個導電孔以及複數個工具孔而構成者，於進行防銲處理後外露出該等工具孔孔洞邊緣部位以及該等導電跡線外露之端部，使該等工具孔孔洞邊緣部位形成一拒銲劑開口，俾消除該等工具孔之孔邊積墨，而後將該板材切割成複數條之條片狀基板。
简体摘要：一种形成半导体封装基板均匀板厚之方法及该基板之结构，系先备一具有复数颗基板之板材，该板材系于一电路板上形成有具复数导电迹线、复数个导电孔以及复数个工具孔而构成者，于进行防焊处理后外露出该等工具孔孔洞边缘部位以及该等导电迹线外露之端部，使该等工具孔孔洞边缘部位形成一拒焊剂开口，俾消除该等工具孔之孔边积墨，而后将该板材切割成复数条之条片状基板。

5. 发明专利

TW571372B 半導體封裝基板電性連接墊電鍍金屬層及其製作方法失效
简体标题：半导体封装基板电性连接垫电镀金属层及其制作方法
公开(公告)号：TW571372B
公开(公告)日：2004-01-11
申请号：TW091134161
申请日：2002-11-25
申请人：全懋精密科技股份有限公司 PHOENIX PRECISION TECHNOLOGY CORPORATION
发明人：朱志亮 CHU, CHIH LIANG , 周鄂東 CHU, E TUNG , 翁林瑩 WONG, LIN YIN
IPC分类号： H01L
CPC分类号： H01L2224/16225 , H01L2924/01022 , H01L2924/01024 , H01L2924/01029 , H01L2924/01046 , H01L2924/01047 , H01L2924/01078 , H01L2924/01079 , H01L2924/014 , H01L2924/15311
摘要：一種半導體封裝基板電性連接墊電鍍金屬層及其製作方法，主要係提供一至少一表面具有複數個電性連接墊之封裝基板；於該基板之表面覆蓋一導電膜；復於該導電膜上形成一光阻層，並使該光阻層具有複數個開孔以顯露出於電性連接墊表面之導電膜；再移除未被該光阻層所覆蓋之導電膜，使該電性連接墊可顯露於該光阻層之開孔；並對該封裝基板進行電鍍，使該電性連接墊外露表面電鍍有一欲形成如鎳／金之金屬層；接著再移除該光阻層及其所覆蓋之導電膜；最後可於該基板表面覆蓋一拒銲層，並使該拒銲層具有複數個開孔可顯露出已完成電鍍金屬層之電性連接墊。本發明可避免在化學鎳／金製程所產生之跳鍍與黑墊等問題，以有效提昇封裝結構之信賴性；再者，無須於封裝基板之表面另外佈設電鍍導線，藉以大幅增加封裝基板有效佈線面積。本案代表圖：第4H圖32 線路層35 電性連接墊35c 電鍍金屬層38 拒銲層38a 開孔
简体摘要：一种半导体封装基板电性连接垫电镀金属层及其制作方法，主要系提供一至少一表面具有复数个电性连接垫之封装基板；于该基板之表面覆盖一导电膜；复于该导电膜上形成一光阻层，并使该光阻层具有复数个开孔以显露出于电性连接垫表面之导电膜；再移除未被该光阻层所覆盖之导电膜，使该电性连接垫可显露于该光阻层之开孔；并对该封装基板进行电镀，使该电性连接垫外露表面电镀有一欲形成如镍／金之金属层；接着再移除该光阻层及其所覆盖之导电膜；最后可于该基板表面覆盖一拒焊层，并使该拒焊层具有复数个开孔可显露出已完成电镀金属层之电性连接垫。本发明可避免在化学镍／金制程所产生之跳镀与黑垫等问题，以有效提升封装结构之信赖性；再者，无须于封装基板之表面另外布设电镀导线，借以大幅增加封装基板有效布线面积。本案代表图：第4H图32 线路层35 电性连接垫35c 电镀金属层38 拒焊层38a 开孔

6. 发明专利

TW200908260A 封裝基板及其應用 PACKAGING SUBSTRATE AND APPLICATION THEREOF 审中-公开
简体标题：封装基板及其应用 PACKAGING SUBSTRATE AND APPLICATION THEREOF
公开(公告)号：TW200908260A
公开(公告)日：2009-02-16
申请号：TW096129161
申请日：2007-08-08
申请人：全懋精密科技股份有限公司 PHOENIX PRECISION TECHNOLOGY CORPORATION
发明人：周保宏 CHOU, PAO HUNG , 朱志亮 CHU, CHIH LIANG , 王維駿 WANG, WEI CHUN
IPC分类号： H01L
CPC分类号： H01L23/13 , H01L23/49816 , H01L23/49822 , H01L23/49827 , H01L24/45 , H01L24/48 , H01L24/73 , H01L25/105 , H01L2224/32225 , H01L2224/451 , H01L2224/48227 , H01L2224/4824 , H01L2224/73215 , H01L2224/73265 , H01L2225/1023 , H01L2225/1058 , H01L2225/1088 , H01L2924/01046 , H01L2924/01079 , H01L2924/14 , H01L2924/15153 , H01L2924/15311 , H01L2924/181 , H01L2924/00012 , H01L2924/00 , H01L2924/00014 , H01L2924/00015
摘要：本發明係有關於一種封裝基板,其係包含一基板本體,係具有一第一表面、及相對之一第二表面,其中第一表面具有一第一開口,第二表面具有一第二開口,第一開口係與第二開口對應且相通,且第二開口大於第一開口,並於與第一開口連接處具有圍繞第一開口之一平階,俾提供容置晶片之空間,又第一表面具有複數打線焊墊。另本發明亦提供使用該封裝基板之封裝結構及其應用。
简体摘要：本发明系有关于一种封装基板,其系包含一基板本体,系具有一第一表面、及相对之一第二表面,其中第一表面具有一第一开口,第二表面具有一第二开口,第一开口系与第二开口对应且相通,且第二开口大于第一开口,并于与第一开口连接处具有围绕第一开口之一平阶,俾提供容置芯片之空间,又第一表面具有复数打线焊垫。另本发明亦提供使用该封装基板之封装结构及其应用。

7. 发明专利

TW200610471A 具有部分通孔墊電鍍導電通孔之電路板結構及其製法审中-公开
简体标题：具有部分通孔垫电镀导电通孔之电路板结构及其制法
公开(公告)号：TW200610471A
公开(公告)日：2006-03-16
申请号：TW093127375
申请日：2004-09-10
申请人：全懋精密科技股份有限公司 PHOENIX PRECISION TECHNOLOGY CORPORATION
发明人：朱志亮 CHU, CHIH LIANG , 單方璟
IPC分类号： H05K
摘要：本發明係有關於一種具有部分通孔墊電鍍導電通孔之電路板結構及其製法，其製程步驟包含：提供一電路板基材，其覆有薄金屬層，對該電路板基材進行鑽孔，形成若干通孔開口；於該電路板基材之至少一最外表面上形成若干電鍍阻層圖案，且該阻層圖案至少覆蓋住緊鄰於該通孔開口周邊之部分區域；在該電路板基材之表面以及各該通孔開口之孔邊，形成一導電層，再進行電鍍步驟，形成一線路層，接續去除該阻層圖案及阻層下之薄金屬層後，即形成有電鍍導電通孔及圖案化線路層；最後對該電路板基材進行壓合塞孔，完成部分通孔墊之電鍍導電通孔製程。本發明不會在製程中形成佔據佈線面積之通孔墊，而可完成所述之電鍍導電通孔。
简体摘要：本发明系有关于一种具有部分通孔垫电镀导电通孔之电路板结构及其制法，其制程步骤包含：提供一电路板基材，其覆有薄金属层，对该电路板基材进行钻孔，形成若干通孔开口；于该电路板基材之至少一最外表面上形成若干电镀阻层图案，且该阻层图案至少覆盖住紧邻于该通孔开口周边之部分区域；在该电路板基材之表面以及各该通孔开口之孔边，形成一导电层，再进行电镀步骤，形成一线路层，接续去除该阻层图案及阻层下之薄金属层后，即形成有电镀导电通孔及图案化线路层；最后对该电路板基材进行压合塞孔，完成部分通孔垫之电镀导电通孔制程。本发明不会在制程中形成占据布线面积之通孔垫，而可完成所述之电镀导电通孔。

8. 发明专利

TW200539405A 條狀封裝基板及其排列結構 IC PACKAGE SUBSTRATE STRIPS AND ASSEMBLY FORMED BY THE SAME 失效
简体标题：条状封装基板及其排列结构 IC PACKAGE SUBSTRATE STRIPS AND ASSEMBLY FORMED BY THE SAME
公开(公告)号：TW200539405A
公开(公告)日：2005-12-01
申请号：TW093114609
申请日：2004-05-24
申请人：全懋精密科技股份有限公司 PHOENIX PRECISION TECHNOLOGY CORPORATION
发明人：朱志亮 CHU, CHIH LIANG , 翁林瑩 WONG, LIN YIN , 王憲章 WANG, XIAN-ZHANG , 黃信嘏 HUANG, HSIN KU , 陳炳元 CHEN, BIN YANG
IPC分类号： H01L
摘要：一種條狀封裝基板及其排列結構，該條狀封裝基板係用以承載半導體晶片並且具有一第一側邊及一與該第一側邊平行之第二側邊，該第一側邊上係形成有一第一凸部與複數個第二凸部，該第一凸部至少具有一第一工具孔以及一第一沖切孔，各該第二凸部係至少具有一第二工具孔、一第二沖切孔以及一注模口，且該第一凸部與該第二凸部係以一第一凹部間隔開，而該第二側邊則形成有複數個具備至少一第三工具孔以及第三沖切孔之第三凸部，俾由縮減該等條狀封裝基板之側邊寬度而提昇基板於排版設計之排列數量。
简体摘要：一种条状封装基板及其排列结构，该条状封装基板系用以承载半导体芯片并且具有一第一侧边及一与该第一侧边平行之第二侧边，该第一侧边上系形成有一第一凸部与复数个第二凸部，该第一凸部至少具有一第一工具孔以及一第一冲切孔，各该第二凸部系至少具有一第二工具孔、一第二冲切孔以及一注模口，且该第一凸部与该第二凸部系以一第一凹部间隔开，而该第二侧边则形成有复数个具备至少一第三工具孔以及第三冲切孔之第三凸部，俾由缩减该等条状封装基板之侧边宽度而提升基板于排版设计之排列数量。

9. 发明专利

TW200531578A 電路板結構及其製法 CIRCUIT BOARD STRUCTURE AND METHOD FOR FABRICATING THE SAME 失效
简体标题：电路板结构及其制法 CIRCUIT BOARD STRUCTURE AND METHOD FOR FABRICATING THE SAME
公开(公告)号：TW200531578A
公开(公告)日：2005-09-16
申请号：TW093105505
申请日：2004-03-03
申请人：全懋精密科技股份有限公司 PHOENIX PRECISION TECHNOLOGY CORPORATION
发明人：陳炳元 CHEN, BIN YANG , 朱志亮 CHU, CHIH LIANG , 黃信嘏 HUANG, HSIN KU , 黃偉誠 HUANG, WEI CHENG , 王憲章 WANG, XIAN ZHANG
IPC分类号： H05B
摘要：一種電路板結構及其製法，主要係提供一芯層板，該芯層板表面具有金屬層，且形成有多數之電鍍導通孔，並於顯露出該芯層板之電鍍導通孔端部表面形成導電層，再加以圖案化該芯層板表面之金屬層以形成一圖案化線路結構，然後於該線路結構上覆蓋一絕緣層，並使該絕緣層形成有複數個開口，且至少一開口係外露出該電鍍導通孔端部，並形成一阻層以覆蓋住另一表面其餘開口，接著於外露出該絕緣層開口之電鍍導通孔端部形成一金屬層，然後移除該阻層。如此，即可選擇性在部分之電鍍導通孔上直接形成一供後續作用為電性連接端之金屬層。
简体摘要：一种电路板结构及其制法，主要系提供一芯层板，该芯层板表面具有金属层，且形成有多数之电镀导通孔，并于显露出该芯层板之电镀导通孔端部表面形成导电层，再加以图案化该芯层板表面之金属层以形成一图案化线路结构，然后于该线路结构上覆盖一绝缘层，并使该绝缘层形成有复数个开口，且至少一开口系外露出该电镀导通孔端部，并形成一阻层以覆盖住另一表面其余开口，接着于外露出该绝缘层开口之电镀导通孔端部形成一金属层，然后移除该阻层。如此，即可选择性在部分之电镀导通孔上直接形成一供后续作用为电性连接端之金属层。

10. 发明专利

TWI226808B 電路板結構及其製法 CIRCUIT BOARD STRUCTURE AND METHOD FOR FABRICATING THE SAME 失效
简体标题：电路板结构及其制法 CIRCUIT BOARD STRUCTURE AND METHOD FOR FABRICATING THE SAME
公开(公告)号：TWI226808B
公开(公告)日：2005-01-11
申请号：TW093105505
申请日：2004-03-03
申请人：全懋精密科技股份有限公司 PHOENIX PRECISION TECHNOLOGY CORPORATION
发明人：陳炳元 CHEN, BIN YANG , 朱志亮 CHU, CHIH LIANG , 黃信嘏 HUANG, HSIN KU , 黃偉誠 HUANG, WEI CHENG , 王憲章 WANG, XIAN ZHANG
IPC分类号： H05B
摘要：一種電路板結構及其製法，主要係提供一芯層板，該芯層板表面具有金屬層，且形成有多數之電鍍導通孔，並於顯露出該芯層板之電鍍導通孔端部表面形成導電層，再加以圖案化該芯層板表面之金屬層以形成一圖案化線路結構，然後於該線路結構上覆蓋一絕緣層，並使該絕緣層形成有複數個開口，且至少一開口係外露出該電鍍導通孔端部，並形成一阻層以覆蓋住另一表面其餘開口，接著於外露出該絕緣層開口之電鍍導通孔端部形成一金屬層，然後移除該阻層。如此，即可選擇性在部分之電鍍導通孔上直接形成一供後續作用為電性連接端之金屬層。
简体摘要：一种电路板结构及其制法，主要系提供一芯层板，该芯层板表面具有金属层，且形成有多数之电镀导通孔，并于显露出该芯层板之电镀导通孔端部表面形成导电层，再加以图案化该芯层板表面之金属层以形成一图案化线路结构，然后于该线路结构上覆盖一绝缘层，并使该绝缘层形成有复数个开口，且至少一开口系外露出该电镀导通孔端部，并形成一阻层以覆盖住另一表面其余开口，接着于外露出该绝缘层开口之电镀导通孔端部形成一金属层，然后移除该阻层。如此，即可选择性在部分之电镀导通孔上直接形成一供后续作用为电性连接端之金属层。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式