专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TW200638524A 散熱結構及其製法 HEAT DISSIPATING STRUCTURE AND METHOD FOR FABRICATING SAME 审中-公开
简体标题：散热结构及其制法 HEAT DISSIPATING STRUCTURE AND METHOD FOR FABRICATING SAME
公开(公告)号：TW200638524A
公开(公告)日：2006-11-01
申请号：TW094113205
申请日：2005-04-26
申请人：全懋精密科技股份有限公司 PHOENIX PRECISION TECHNOLOGY CORPORATION
发明人：潘秀宜 PAN, HEDY , 黃信嘏 HUANG, HSIN KU , 周鄂東 CHU, E TUNG
IPC分类号： H01L
CPC分类号： H01L2224/73265 , H01L2924/181 , H01L2924/00012
摘要：一種散熱結構及其製法，主要係提供一散熱件，再於該散熱件上形成圖案化阻層，以使該阻層形成有複數開口而外露出部分散熱件，接著進行電鍍製程，以於該阻層開口中形成不易氧化之圖案化金屬結構，如此則可在該散熱件表面形成永久之文字或圖形等圖案化金屬結構，避免因時間長久或因外力等不良外在環境影響而影響產品美觀及辨識等問題。
简体摘要：一种散热结构及其制法，主要系提供一散热件，再于该散热件上形成图案化阻层，以使该阻层形成有复数开口而外露出部分散热件，接着进行电镀制程，以于该阻层开口中形成不易氧化之图案化金属结构，如此则可在该散热件表面形成永久之文本或图形等图案化金属结构，避免因时间长久或因外力等不良外在环境影响而影响产品美观及辨识等问题。

2. 发明专利

TW200614441A 高散熱型半導體封裝基板之製法 METHOD FOR FABRICATING THERMALLY ENHANCED SEMICONDUCTOR PACKAGE SUBSTRATE 审中-公开
简体标题：高散热型半导体封装基板之制法 METHOD FOR FABRICATING THERMALLY ENHANCED SEMICONDUCTOR PACKAGE SUBSTRATE
公开(公告)号：TW200614441A
公开(公告)日：2006-05-01
申请号：TW093132681
申请日：2004-10-28
申请人：全懋精密科技股份有限公司 PHOENIX PRECISION TECHNOLOGY CORPORATION
发明人：周保宏 CHOU, PAO HUNG , 黃信嘏 HUANG, HSIN KU
IPC分类号： H01L
摘要：一種高散熱型半導體封裝基板之製法，其步驟係包括：提供至少二單元板，於各該單元板上形成至少一具有非作用區的線路層；將至少二單元板壓合成一壓合式基板，並於其上製作電鍍導通孔以依需要連接各層單元板之線路層；於該壓合式基板之兩面製作形成線路層及非作用區；於該頂層單元板的非作用區以非接觸式切割形成一上層開口，使位在其下一層的單元板顯露出部分線路層；於該頂層單元板表面形成防銲層；於該壓合式基板最底面形成一結合材料；在最底層之單元板的非作用區以非接觸式切割形成一下層開口；於該結合材料底面結合一散熱片。由於該壓合式基板之上、下層開口係以如雷射切割之非接觸式切割成型，俾可降低刀具消耗的成本，並且提高生產速度。
简体摘要：一种高散热型半导体封装基板之制法，其步骤系包括：提供至少二单元板，于各该单元板上形成至少一具有非作用区的线路层；将至少二单元板压合成一压合式基板，并于其上制作电镀导通孔以依需要连接各层单元板之线路层；于该压合式基板之两面制作形成线路层及非作用区；于该顶层单元板的非作用区以非接触式切割形成一上层开口，使位在其下一层的单元板显露出部分线路层；于该顶层单元板表面形成防焊层；于该压合式基板最底面形成一结合材料；在最底层之单元板的非作用区以非接触式切割形成一下层开口；于该结合材料底面结合一散热片。由于该压合式基板之上、下层开口系以如激光切割之非接触式切割成型，俾可降低刀具消耗的成本，并且提高生产速度。

3. 发明专利

TW200531606A 電路板結構及其製法 CIRCUIT BOARD STRUCTURE AND METHOD FOR FABRICATING THE SAME 失效
简体标题：电路板结构及其制法 CIRCUIT BOARD STRUCTURE AND METHOD FOR FABRICATING THE SAME
公开(公告)号：TW200531606A
公开(公告)日：2005-09-16
申请号：TW093105510
申请日：2004-03-03
申请人：全懋精密科技股份有限公司 PHOENIX PRECISION TECHNOLOGY CORPORATION
发明人：陳炳元 CHEN, BIN YANG , 朱志亮 CHU, CHIH LIANG , 黃信嘏 HUANG, HSIN KU , 黃偉誠 HUANG, WEI CHENG , 王憲章 WANG, XIAN ZHANG
IPC分类号： H05K
摘要：一種電路板結構及其製法，主要係提供一芯層板，該芯層板表面具有金屬層，且形成有多數之電鍍導通孔，並於顯露出該芯層板之電鍍導通孔端部表面形成導電層，然後選擇性於該芯層板表面之金屬層上形成圖案化電鍍阻層，該圖案化電鍍阻層具有至少一外露出該電鍍導通孔端部之開口，接著進行電鍍製程，以在該電鍍阻層開口中形成電鍍金屬層，再去除該電鍍阻層，之後圖案化該芯層板表面之金屬層。亦即，本發明係可選擇性於部分電鍍導通孔形成電性連接端，且預先利用阻層覆蓋住欲形成細線路之區域，而不致影響其餘線路佈局空間與細線路之製程，同時更可進一步提升線路佈線之密度。
简体摘要：一种电路板结构及其制法，主要系提供一芯层板，该芯层板表面具有金属层，且形成有多数之电镀导通孔，并于显露出该芯层板之电镀导通孔端部表面形成导电层，然后选择性于该芯层板表面之金属层上形成图案化电镀阻层，该图案化电镀阻层具有至少一外露出该电镀导通孔端部之开口，接着进行电镀制程，以在该电镀阻层开口中形成电镀金属层，再去除该电镀阻层，之后图案化该芯层板表面之金属层。亦即，本发明系可选择性于部分电镀导通孔形成电性连接端，且预先利用阻层覆盖住欲形成细线路之区域，而不致影响其余线路布局空间与细线路之制程，同时更可进一步提升线路布线之密度。

4. 发明专利

TWI250831B 電路板結構及其製法 CIRCUIT BOARD STRUCTURE AND METHOD FOR FABRICATING THE SAME 有权
简体标题：电路板结构及其制法 CIRCUIT BOARD STRUCTURE AND METHOD FOR FABRICATING THE SAME
公开(公告)号：TWI250831B
公开(公告)日：2006-03-01
申请号：TW093106918
申请日：2004-03-16
申请人：全懋精密科技股份有限公司 PHOENIX PRECISION TECHNOLOGY CORPORATION
发明人：陳炳元 CHEN, BIN YANG , 朱志亮 CHU, CHIH LIANG , 黃信嘏 HUANG, HSIN KU , 黃偉誠 HUANG, WEI CHENG , 王憲章 WANG, XIAN ZHANG
IPC分类号： H05K
摘要：一種電路板結構及其製法，主要係提供一表面具有金屬層且形成有多數電鍍導通孔之芯層板，並於顯露出該芯層板之電鍍導通孔端部形成導電層，然後圖案化該芯層板表面之金屬層以形成圖案化線路，接著於該芯層板上形成一導電膜及一第一圖案化阻層，以使該第一阻層形成有複數開口而顯露出部分導電膜，且至少有一開口係對應至該電鍍導通孔之端部，之後移除未為該第一阻層所覆蓋之導電膜，並形成一第二圖案化阻層以覆蓋住殘露於該第一阻層開口內之導電膜，且形成一第三阻層以覆蓋住位於該電鍍導通孔以外之開口，然後進行電鍍製程，以在顯露於該第二圖案化阻層之該電鍍導通孔端部上形成一可供後續作用為電性連接端之金屬層。之後，復可移除該第三阻層，並進行電鍍製程，以在該芯層板之電性連接端表面形成一金屬保護層。
简体摘要：一种电路板结构及其制法，主要系提供一表面具有金属层且形成有多数电镀导通孔之芯层板，并于显露出该芯层板之电镀导通孔端部形成导电层，然后图案化该芯层板表面之金属层以形成图案化线路，接着于该芯层板上形成一导电膜及一第一图案化阻层，以使该第一阻层形成有复数开口而显露出部分导电膜，且至少有一开口系对应至该电镀导通孔之端部，之后移除未为该第一阻层所覆盖之导电膜，并形成一第二图案化阻层以覆盖住残露于该第一阻层开口内之导电膜，且形成一第三阻层以覆盖住位于该电镀导通孔以外之开口，然后进行电镀制程，以在显露于该第二图案化阻层之该电镀导通孔端部上形成一可供后续作用为电性连接端之金属层。之后，复可移除该第三阻层，并进行电镀制程，以在该芯层板之电性连接端表面形成一金属保护层。

5. 发明专利

TWI238505B 高散熱型封裝基板之製作方法 METHOD FOR FABRICATING THERMALLY ENHANCED PACKGED SUBSTRATE 失效
简体标题：高散热型封装基板之制作方法 METHOD FOR FABRICATING THERMALLY ENHANCED PACKGED SUBSTRATE
公开(公告)号：TWI238505B
公开(公告)日：2005-08-21
申请号：TW092130445
申请日：2003-10-31
申请人：全懋精密科技股份有限公司 PHOENIX PRECISION TECHNOLOGY CORPORATION
发明人：陳炳元 CHEN, BIN YANG , 黃信嘏 HUANG, HSIN KU , 王憲章 WANG, XIAN ZHANG , 蔡維典 TSAI, WEI TIEN
IPC分类号： H01L
CPC分类号： H01L2224/05554 , H01L2224/48091 , H01L2224/48227 , H01L2224/97 , H01L2924/00014
摘要：一種高散熱型封裝基板之製作方法，係將一具有複數封裝基板單元之基板模組片與一黏著片貼合，各該基板單元具有至少一貫穿開孔，並利用雷射將該基板單元開孔處之黏著片去除，然後將整合有黏著片之基板模組片接置一散熱片上，之後進行切單，以形成複數個整合有散熱片之基板單元，俾改善習知整合基板與散熱片之切割形式(Routing type)之製作方法中，因壓合溫度過高而使其搭配纖維含浸樹脂黏著片之操作性不佳，以及在貼合形式(Taping type)之製作方法中，採用非纖維樹脂黏著片之製程成本昂貴以及製程繁複等缺陷。
简体摘要：一种高散热型封装基板之制作方法，系将一具有复数封装基板单元之基板模块片与一黏着片贴合，各该基板单元具有至少一贯穿开孔，并利用激光将该基板单元开孔处之黏着片去除，然后将集成有黏着片之基板模块片接置一散热片上，之后进行切单，以形成复数个集成有散热片之基板单元，俾改善习知集成基板与散热片之切割形式(Routing type)之制作方法中，因压合温度过高而使其搭配纤维含浸树脂黏着片之操作性不佳，以及在贴合形式(Taping type)之制作方法中，采用非纤维树脂黏着片之制程成本昂贵以及制程繁复等缺陷。

6. 发明专利

TW200527985A 堆疊式多層電路板及其製法 STACKED MULTI-LAYER CIRCUIT BOARD AND METHOD FOR FABRICATING THE SAME 失效
简体标题：堆栈式多层电路板及其制法 STACKED MULTI-LAYER CIRCUIT BOARD AND METHOD FOR FABRICATING THE SAME
公开(公告)号：TW200527985A
公开(公告)日：2005-08-16
申请号：TW093102275
申请日：2004-02-02
申请人：全懋精密科技股份有限公司 PHOENIX PRECISION TECHNOLOGY CORPORATION
发明人：陳炳元 CHEN, BIN YANG , 朱志亮 CHU, CHIH LIANG , 王憲章 WANG, XIAN ZHANG , 黃信嘏 HUANG, HSIN KU
IPC分类号： H05K
摘要：一種堆疊式多層電路板及其製法，主要係提供一芯層板，該芯層板表面形成有金屬薄層，並利用雷射以在該芯層板中形成複數第一盲孔，再進行圖案化製程以於該芯層板及第一盲孔上形成第一圖案化線路層與第一導電盲孔，接著，於該芯層板之第一圖案化線路層上形成至少一絕緣層，復利用雷射以在該絕緣層上形成有複數第二盲孔以外露出部分該第一圖案化線路層，且至少有一第二盲孔底端係對應至該第一盲孔底端之線路位置，之後進行圖案化製程以於該絕緣層及第二盲孔上形成第二圖案化線路層及第二導電盲孔。如此，在各層線路結構間即可利用導電盲孔作為電性連接，藉以節省機械鑽孔成本，並可透過導電盲孔之堆疊，以增進佈線之密度與靈活性。
简体摘要：一种堆栈式多层电路板及其制法，主要系提供一芯层板，该芯层板表面形成有金属薄层，并利用激光以在该芯层板中形成复数第一盲孔，再进行图案化制程以于该芯层板及第一盲孔上形成第一图案化线路层与第一导电盲孔，接着，于该芯层板之第一图案化线路层上形成至少一绝缘层，复利用激光以在该绝缘层上形成有复数第二盲孔以外露出部分该第一图案化线路层，且至少有一第二盲孔底端系对应至该第一盲孔底端之线路位置，之后进行图案化制程以于该绝缘层及第二盲孔上形成第二图案化线路层及第二导电盲孔。如此，在各层线路结构间即可利用导电盲孔作为电性连接，借以节省机械钻孔成本，并可透过导电盲孔之堆栈，以增进布线之密度与灵活性。

7. 发明专利

TWI220303B 條狀封裝基板及其排版結構 IC PACKAGE SUBSTRATE STRIPS AND ASSEMBLY FORMED BY THE SAME 失效
简体标题：条状封装基板及其排版结构 IC PACKAGE SUBSTRATE STRIPS AND ASSEMBLY FORMED BY THE SAME
公开(公告)号：TWI220303B
公开(公告)日：2004-08-11
申请号：TW092126156
申请日：2003-09-23
申请人：全懋精密科技股份有限公司 PHOENIX PRECISION TECHNOLOGY CORPORATION
发明人：朱志亮 CHU, CHIH LIANG , 王憲章 WANG, XIAN ZHANG , 陳炳元 CHEN, BIN YANG , 黃信嘏 HUANG, HSIN KU , 張美芝 CHANG, MEI CHIH , 周鄂東 CHU, E TUNG , 翁林瑩 WONG, LIN YIN , 賴肇國 KUO, LAI ZAO
IPC分类号： H01L
摘要：一種條狀封裝基板及其排版結構，該條狀封裝基板係用以承載半導體晶片，係於該封裝基板之未形成有注模口之相對側邊上形成有連續之凹部與凸部，且在該凸部設置有工具孔，使相鄰條狀封裝基板之相對凹部與凸部彼此鑲嵌，俾於不改變封裝機具之前提下，藉由縮減該等條狀封裝基板之側邊寬度而提昇基板排版數量。
简体摘要：一种条状封装基板及其排版结构，该条状封装基板系用以承载半导体芯片，系于该封装基板之未形成有注模口之相对侧边上形成有连续之凹部与凸部，且在该凸部设置有工具孔，使相邻条状封装基板之相对凹部与凸部彼此镶嵌，俾于不改变封装机具之前提下，借由缩减该等条状封装基板之侧边宽度而提升基板排版数量。

8. 发明专利

TWI276497B 電路板之鑽孔治具結構及其應用方法 DRILLING FIXTURE STRUCTURE OF CIRCUIT BOARD AND METHOD OF USING THE SAME 失效
简体标题：电路板之钻孔治具结构及其应用方法 DRILLING FIXTURE STRUCTURE OF CIRCUIT BOARD AND METHOD OF USING THE SAME
公开(公告)号：TWI276497B
公开(公告)日：2007-03-21
申请号：TW093128821
申请日：2004-09-23
申请人：全懋精密科技股份有限公司 PHOENIX PRECISION TECHNOLOGY CORPORATION
发明人：周保宏 CHOU, PAO HUNG , 黃信嘏 HUANG, HSIN KU , 魏從格 WEI, TSUNG KO , 王憲章 WANG, XIAN ZHANG
IPC分类号： B23Q , H05K
摘要：一種電路板之鑽孔治具結構及其應用方法，係將待鑽孔之電路板放置在一治具板的上方，使該電路板藉由治具板支撐，而以一鑽孔工具在該電路板上鑽製通孔；主要特徵在於：該治具板係為一具有複數個透空網格之框架，使該電路板由治具板架撐在其底面，俾使鑽孔工具得貫穿電路板預設的任一通孔，而可免除製作特定承載治具的麻煩、並可提高互換性。
简体摘要：一种电路板之钻孔治具结构及其应用方法，系将待钻孔之电路板放置在一治具板的上方，使该电路板借由治具板支撑，而以一钻孔工具在该电路板上钻制通孔；主要特征在于：该治具板系为一具有复数个透空网格之框架，使该电路板由治具板架撑在其底面，俾使钻孔工具得贯穿电路板默认的任一通孔，而可免除制作特定承载治具的麻烦、并可提高互换性。

9. 发明专利

TWI251453B 堆疊式多層電路板及其製法 STACKED MULTI-LAYER CIRCUIT BOARD AND METHOD FOR FABRICATING THE SAME 失效
简体标题：堆栈式多层电路板及其制法 STACKED MULTI-LAYER CIRCUIT BOARD AND METHOD FOR FABRICATING THE SAME
公开(公告)号：TWI251453B
公开(公告)日：2006-03-11
申请号：TW093102275
申请日：2004-02-02
申请人：全懋精密科技股份有限公司 PHOENIX PRECISION TECHNOLOGY CORPORATION
发明人：陳炳元 CHEN, BIN YANG , 朱志亮 CHU, CHIH LIANG , 王憲章 WANG, XIAN ZHANG , 黃信嘏 HUANG, HSIN KU
IPC分类号： H05K
摘要：一種堆疊式多層電路板及其製法，主要係提供一芯層板，該芯層板表面形成有金屬薄層，並利用雷射以在該芯層板中形成複數第一盲孔，再進行圖案化製程以於該芯層板及第一盲孔上形成第一圖案化線路層與第一導電盲孔，接著，於該芯層板之第一圖案化線路層上形成至少一絕緣層，復利用雷射以在該絕緣層上形成有複數第二盲孔以外露出部分該第一圖案化線路層，且至少有一第二盲孔底端係對應至該第一盲孔底端之線路位置，之後進行圖案化製程以於該絕緣層及第二盲孔上形成第二圖案化線路層及第二導電盲孔。如此，在各層線路結構間即可利用導電盲孔作為電性連接，藉以節省機械鑽孔成本，並可透過導電盲孔之堆疊，以增進佈線之密度與靈活性。
简体摘要：一种堆栈式多层电路板及其制法，主要系提供一芯层板，该芯层板表面形成有金属薄层，并利用激光以在该芯层板中形成复数第一盲孔，再进行图案化制程以于该芯层板及第一盲孔上形成第一图案化线路层与第一导电盲孔，接着，于该芯层板之第一图案化线路层上形成至少一绝缘层，复利用激光以在该绝缘层上形成有复数第二盲孔以外露出部分该第一图案化线路层，且至少有一第二盲孔底端系对应至该第一盲孔底端之线路位置，之后进行图案化制程以于该绝缘层及第二盲孔上形成第二图案化线路层及第二导电盲孔。如此，在各层线路结构间即可利用导电盲孔作为电性连接，借以节省机械钻孔成本，并可透过导电盲孔之堆栈，以增进布线之密度与灵活性。

10. 发明专利

TW200533257A 電路板結構及其製法 CIRCUIT BOARD STRUCTURE AND METHOD FOR FABRICATING THE SAME 审中-公开
简体标题：电路板结构及其制法 CIRCUIT BOARD STRUCTURE AND METHOD FOR FABRICATING THE SAME
公开(公告)号：TW200533257A
公开(公告)日：2005-10-01
申请号：TW093106918
申请日：2004-03-16
申请人：全懋精密科技股份有限公司 PHOENIX PRECISION TECHNOLOGY CORPORATION
发明人：陳炳元 CHEN, BIN YANG , 朱志亮 CHU, CHIH LIANG , 黃信嘏 HUANG, HSIN KU , 黃偉誠 HUANG, WEI CHENG , 王憲章 WANG, XIAN ZHANG
IPC分类号： H05K
摘要：一種電路板結構及其製法，主要係提供一表面具有金屬層且形成有多數電鍍導通孔之芯層板，並於顯露出該芯層板之電鍍導通孔端部形成導電層，然後圖案化該芯層板表面之金屬層以形成圖案化線路，接著於該芯層板上形成一導電膜及一第一圖案化阻層，以使該第一阻層形成有複數開口而顯露出部分導電膜，且至少有一開口係對應至該電鍍導通孔之端部，之後移除未為該第一阻層所覆蓋之導電膜，並形成一第二圖案化阻層以覆蓋住殘露於該第一阻層開口內之導電膜，且形成一第三阻層以覆蓋住位於該電鍍導通孔以外之開口，然後進行電鍍製程，以在顯露於該第二圖案化阻層之該電鍍導通孔端部上形成一可供後續作用為電性連接端之金屬層。之後，復可移除該第三阻層，並進行電鍍製程，以在該芯層板之電性連接端表面形成一金屬保護層。
简体摘要：一种电路板结构及其制法，主要系提供一表面具有金属层且形成有多数电镀导通孔之芯层板，并于显露出该芯层板之电镀导通孔端部形成导电层，然后图案化该芯层板表面之金属层以形成图案化线路，接着于该芯层板上形成一导电膜及一第一图案化阻层，以使该第一阻层形成有复数开口而显露出部分导电膜，且至少有一开口系对应至该电镀导通孔之端部，之后移除未为该第一阻层所覆盖之导电膜，并形成一第二图案化阻层以覆盖住残露于该第一阻层开口内之导电膜，且形成一第三阻层以覆盖住位于该电镀导通孔以外之开口，然后进行电镀制程，以在显露于该第二图案化阻层之该电镀导通孔端部上形成一可供后续作用为电性连接端之金属层。之后，复可移除该第三阻层，并进行电镀制程，以在该芯层板之电性连接端表面形成一金属保护层。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式