专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TW465026B 半導體裝置、半導體裝置之製造方法及通信方法有权
简体标题：半导体设备、半导体设备之制造方法及通信方法
公开(公告)号：TW465026B
公开(公告)日：2001-11-21
申请号：TW089109537
申请日：2000-05-18
申请人：三菱電機股份有限公司
发明人：前田茂伸 , 一法師隆志 , 栗山祐忠 , 本田裕己
IPC分类号： H01L
CPC分类号： H01L23/57 , H01L2223/5444 , H01L2924/0002 , H04M1/67 , H04W12/12 , H01L2924/00
摘要：本發明係關於一種半導體裝置，半導體裝置之製造方法，及通信方法;以低成本提高用戶終端不正當使用的障壁。
在多結晶半導體l上形成通道區域2、源極區域3和汲極區域4。多結晶TFT101的特性因通道區域2所含晶界6的數量而有差異。通道區域2中包含晶界6越多，漏電流越小。為了將對TFT101的電特性進行編碼而得的編碼用於半導體晶片或系統等的識別，TFT101和編碼電路一起裝在半導體晶片或系統等中。
简体摘要：本发明系关于一种半导体设备，半导体设备之制造方法，及通信方法;以低成本提高用户终端不正当使用的障壁。在多结晶半导体l上形成信道区域2、源极区域3和汲极区域4。多结晶TFT101的特性因信道区域2所含晶界6的数量而有差异。信道区域2中包含晶界6越多，漏电流越小。为了将对TFT101的电特性进行编码而得的编码用于半导体芯片或系统等的识别，TFT101和编码电路一起装在半导体芯片或系统等中。

2. 发明专利

TW355840B 半導體記憶裝置之配置構造失效
简体标题：半导体记忆设备之配置构造
公开(公告)号：TW355840B
公开(公告)日：1999-04-11
申请号：TW086108153
申请日：1997-06-12
申请人：三菱電機股份有限公司
发明人：本田裕己
IPC分类号： H01L
CPC分类号： G11C11/41 , H01L27/1112 , Y10S257/903
摘要：一種靜態隨機存取記憶體之佈局結構，用以減少配線層數和連接孔數，同時仍保留習知諸項優點。就平面而言，互為垂直相鄰單元所共同使用之接觸孔和場區於該等單元間區分開來。單元係沿一位元線方向(Dl)設置呈轉換關係。結果，用於GND線之第一複晶矽配線層(1G(G))和做為字元線之第一複晶矽配線層(1G(W))，係沿平行於一字元線方向(D2)形成。用以連接驅動電晶體(DTrl，DTr2)閘電極和場區(FL)之連接孔(GK2，GK1)，亦做為連接場區(FL)和GND配線層(1G(G))之連接孔(GK3)。再者，配線層具有一高電源供應電位形成於配線層(1G(G))上。
简体摘要：一种静态随机存取内存之布局结构，用以减少配线层数和连接孔数，同时仍保留习知诸项优点。就平面而言，互为垂直相邻单元所共同使用之接触孔和场区于该等单元间区分开来。单元系沿一比特线方向(Dl)设置呈转换关系。结果，用于GND线之第一复晶硅配线层(1G(G))和做为字符线之第一复晶硅配线层(1G(W))，系沿平行于一字符线方向(D2)形成。用以连接驱动晶体管(DTrl，DTr2)闸电极和场区(FL)之连接孔(GK2，GK1)，亦做为连接场区(FL)和GND配线层(1G(G))之连接孔(GK3)。再者，配线层具有一高电源供应电位形成于配线层(1G(G))上。

3. 发明专利

TW372363B 靜態半導體記憶裝置和半導體裝置以及雙極性電晶體之製造方法失效
简体标题：静态半导体记忆设备和半导体设备以及双极性晶体管之制造方法
公开(公告)号：TW372363B
公开(公告)日：1999-10-21
申请号：TW085112356
申请日：1996-10-09
申请人：三菱電機股份有限公司
发明人：佐藤廣利 , 本田裕己 , 和田知久
IPC分类号： H01L
CPC分类号： G11C11/41 , G11C11/412 , H01L27/11
摘要： [課題]不伴隨閂鎖住(latch up)或面積的增大，而可實現低電源電位化。[解決手段]記憶格(memory cell)除了具備有驅動電晶體 Q1、Q2、取存電晶體Q3、Q4及負載元件L1、L2外，更具備有雙極性電晶體BP1、BP2。藉此，可增大靜態雜訊邊際(static noise margin)。雙極性電晶體BP1的射極係形成於取存電晶體Q3的一源極/汲極區內，且雙極性電晶體BP1的集極為取存電晶體Q3的背閘極(back gate)端子，而取存電晶體Q3的一源極/汲極區當作雙極性電晶體BP1的基極。
简体摘要： [课题]不伴随闩锁住(latch up)或面积的增大，而可实现低电源电位化。[解决手段]记忆格(memory cell)除了具备有驱动晶体管 Q1、Q2、取存晶体管Q3、Q4及负载组件L1、L2外，更具备有双极性晶体管BP1、BP2。借此，可增大静态噪声边际(static noise margin)。双极性晶体管BP1的射极系形成于取存晶体管Q3的一源极/汲极区内，且双极性晶体管BP1的集极为取存晶体管Q3的背闸极(back gate)端子，而取存晶体管Q3的一源极/汲极区当作双极性晶体管BP1的基极。

4. 发明专利

TW353805B 半導體裝置及其製造方法失效
简体标题：半导体设备及其制造方法
公开(公告)号：TW353805B
公开(公告)日：1999-03-01
申请号：TW086115740
申请日：1997-10-22
申请人：三菱電機股份有限公司
发明人：本田裕己
IPC分类号： H01L
CPC分类号： H01L27/11 , H01L27/1112 , Y10S257/903 , Y10S257/904
摘要：本發明係關係一種半導體裝置及其製造方法；本發明係提供一種可以增加其記憶節點容量及提高其耐軟體錯誤性之半導體裝置及其製造方法。
在形成有該記憶節點部11c,11d之第1配線層上，則透過介電質膜12，而形成有GND配線14b。藉由這個，而利用記憶節點部11c,11d，和介電質膜12，以及GND配線14b，以構成該記憶節點部之容量元件。並且，對於記憶體單元之中心呈點對稱地，來配置第1配線層，同時，在字元線5a,5d之延伸方向上，以相同之佈置來配置出多個呈相鄰接之記憶體單元。
简体摘要：本发明系关系一种半导体设备及其制造方法；本发明系提供一种可以增加其记忆节点容量及提高其耐软件错误性之半导体设备及其制造方法。在形成有该记忆节点部11c,11d之第1配线层上，则透过介电质膜12，而形成有GND配线14b。借由这个，而利用记忆节点部11c,11d，和介电质膜12，以及GND配线14b，以构成该记忆节点部之容量组件。并且，对于内存单元之中心呈点对称地，来配置第1配线层，同时，在字符线5a,5d之延伸方向上，以相同之布置来配置出多个呈相邻接之内存单元。

5. 发明专利

TW413941B 半導體裝置失效
简体标题：半导体设备
公开(公告)号：TW413941B
公开(公告)日：2000-12-01
申请号：TW087106667
申请日：1998-04-30
申请人：三菱電機股份有限公司
发明人：石垣佳之 , 本田裕己
IPC分类号： H01L
CPC分类号： H01L27/11 , H01L27/1112 , Y10S257/904
摘要：本發明提供一種半導體裝置，具備有記憶單元，可以使動作高速化同時可以進行高積體化。
本發明之解決手段是在具備有記憶單元之半導體裝置中，於其記憶單元區域形成有字線之傍路連接用之區域35i，和包含金屬之第l配線層之傍路連接用字線18g。在記憶單元區域，該傍路連接用之區域35i和傍路用字線18g經由形成在接觸孔洞17e之內部之字線接觸用插頭62e產生電連接。
简体摘要：本发明提供一种半导体设备，具备有记忆单元，可以使动作高速化同时可以进行高积体化。本发明之解决手段是在具备有记忆单元之半导体设备中，于其记忆单元区域形成有字线之傍路连接用之区域35i，和包含金属之第l配线层之傍路连接用字线18g。在记忆单元区域，该傍路连接用之区域35i和傍路用字线18g经由形成在接触孔洞17e之内部之字线接触用插头62e产生电连接。

6. 发明专利

TW330343B 半導體記憶裝置及其製造方法失效
简体标题：半导体记忆设备及其制造方法
公开(公告)号：TW330343B
公开(公告)日：1998-04-21
申请号：TW086104513
申请日：1997-04-09
申请人：三菱電機股份有限公司
发明人：本田裕己 , 牧幸生
IPC分类号： H01L
CPC分类号： H01L27/11 , Y10S257/903
摘要： [課題]在本發明之半導體記憶裝置中，不會增加記憶單元的面積，而能形成雙載子電晶體。[解決手段]和MOS電晶體之源極/汲極區域連通而共同形成的區域作為連接基極區域，且藉由雜質的植入，而由位元線接觸部開口形成射極，以形成雙載子電晶體。再者，藉由雜質的植入，而由位元線接觸部開口形成本質基極區域和射極區域，以形成雙載子電晶體。此本質基極區域，形成得比源極/汲極區域深。而且，本質基極區域和連接基極區域的植入雜質是相異的。
简体摘要： [课题]在本发明之半导体记忆设备中，不会增加记忆单元的面积，而能形成双载子晶体管。[解决手段]和MOS晶体管之源极/汲极区域连通而共同形成的区域作为连接基极区域，且借由杂质的植入，而由比特线接触部开口形成射极，以形成双载子晶体管。再者，借由杂质的植入，而由比特线接触部开口形成本质基极区域和射极区域，以形成双载子晶体管。此本质基极区域，形成得比源极/汲极区域深。而且，本质基极区域和连接基极区域的植入杂质是相异的。

7. 发明专利

TW329022B 半導體裝置及其製造方法失效
简体标题：半导体设备及其制造方法
公开(公告)号：TW329022B
公开(公告)日：1998-04-01
申请号：TW086101694
申请日：1997-02-14
申请人：三菱電機股份有限公司
发明人：本田裕己
IPC分类号： H01L
CPC分类号： H01L27/0922 , H01L21/823807 , H01L27/088
摘要：一種MOS半導體裝置，包括以一般MOS電晶體與輸入 /輸出緩衝器之輸出 MOS 電晶體，該一般MOS電晶體形成體之通於一般井(well)中。於輸出MOS電晶體中，第二MOS電晶體之通道區域與元件隔離區域係形成於高雜質濃度之區域中；另一方面，源極與汲極區域形成於低雜質濃度之區域中。因此，可降低輸出MOS電晶體之源極/汲極之電容，且可降低該半導體裝置之輸入/輸出電容。
简体摘要：一种MOS半导体设备，包括以一般MOS晶体管与输入 /输出缓冲器之输出 MOS 晶体管，该一般MOS晶体管形成体之通于一般井(well)中。于输出MOS晶体管中，第二MOS晶体管之信道区域与组件隔离区域系形成于高杂质浓度之区域中；另一方面，源极与汲极区域形成于低杂质浓度之区域中。因此，可降低输出MOS晶体管之源极/汲极之电容，且可降低该半导体设备之输入/输出电容。

8. 发明专利

TW284909B 雙極性電晶體及具有該雙極性電晶體之半導體裝置失效
简体标题：双极性晶体管及具有该双极性晶体管之半导体设备
公开(公告)号：TW284909B
公开(公告)日：1996-09-01
申请号：TW085100698
申请日：1996-01-22
申请人：三菱電機股份有限公司
发明人：本田裕己
IPC分类号： H01L
CPC分类号： H01L29/42304 , H01L21/8249 , H01L27/0623 , H01L29/41708 , H01L29/7322
摘要： [課題]減低雙極性電晶體的集極電阻，且減少製造成本。[解決手段]於ｎ型井區（集極區）２的表面分別形成有基極區和射極區。形成通達集極之一部份表面的接觸窗８ａ；形成通達射極區之一部份表面的接觸窗８ｂ；以及形成通達基極區之一部份表面的接觸窗８ｃ。於接觸窗８ａ、８ｂ、８ｃ內分別形成有集極電極、射極電極及基極電極。若將形成有射極電極之接觸窗８ｂ之縱長方向的長度當作Ｌ，且將與此縱長方向直交之方向的寬度當作Ｓ，則L/S的值成為10以上。
简体摘要： [课题]减低双极性晶体管的集极电阻，且减少制造成本。[解决手段]于ｎ型井区（集极区）２的表面分别形成有基极区和射极区。形成通达集极之一部份表面的接触窗８ａ；形成通达射极区之一部份表面的接触窗８ｂ；以及形成通达基极区之一部份表面的接触窗８ｃ。于接触窗８ａ、８ｂ、８ｃ内分别形成有集极电极、射极电极及基极电极。若将形成有射极电极之接触窗８ｂ之纵长方向的长度当作Ｌ，且将与此纵长方向直交之方向的宽度当作Ｓ，则L/S的值成为10以上。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式