专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TWI315089B 打線機台之打線方法 WIRE-BONDING METHOD FOR WIRE-BONDING APPARATUS 有权
简体标题：打线机台之打线方法 WIRE-BONDING METHOD FOR WIRE-BONDING APPARATUS
公开(公告)号：TWI315089B
公开(公告)日：2009-09-21
申请号：TW095140096
申请日：2006-10-30
申请人：日月光半導體製造股份有限公司 ADVANCED SEMICONDUCTOR ENGINEERING, INC.
发明人：唐和明 TONG, HO MING , 李德章 LEE, TECK-CHONG , 翁肇甫 WENG, CHAO-FU , 林千琪 LIN, CHIAN-CHI , 魏志男 WEI, CHIH-NAN , 楊淞富 YANG, SONG-FU , 蔡佳蓉 TSAI, CHIA-JUNG , 蘇高明 SU, KAO-MING
IPC分类号： H01L
CPC分类号： H01L24/93 , B23K20/004 , H01L2224/78901 , H01L2924/01005 , H01L2924/01006 , H01L2924/01033 , Y10S228/904
摘要：提供一種打線機台之打線方法。打線機台包括至少一第一打線頭及一第二打線頭,第一打線頭及第二打線頭用以對一基板上至少一第一區域內之多個第一晶片及一第二區域內之多個第二晶片同時進行打線。打線方法包括:首先,取得第一區域及第二區域之起始定位座標;接著,判斷第一區域及第二區域之間距是否大於一設定間距;當第一區域及該第二區域之間距大於設定間距時,第一打線頭及第二打線頭分別同時對第一晶片及第二晶片進行打線。
简体摘要：提供一种打线机台之打线方法。打线机台包括至少一第一打线头及一第二打线头,第一打线头及第二打线头用以对一基板上至少一第一区域内之多个第一芯片及一第二区域内之多个第二芯片同时进行打线。打线方法包括:首先,取得第一区域及第二区域之起始定位座标;接着,判断第一区域及第二区域之间距是否大于一设置间距;当第一区域及该第二区域之间距大于设置间距时,第一打线头及第二打线头分别同时对第一芯片及第二芯片进行打线。

2. 发明专利

TW200939428A 多晶片封裝結構及其製作方法 MULTI-CHIP PACKAGE STRUCTURE AND METHOD OF FABRICATING THE SAME 审中-公开
简体标题：多芯片封装结构及其制作方法 MULTI-CHIP PACKAGE STRUCTURE AND METHOD OF FABRICATING THE SAME
公开(公告)号：TW200939428A
公开(公告)日：2009-09-16
申请号：TW097107328
申请日：2008-03-03
申请人：日月光半導體製造股份有限公司 ADVANCED SEMICONDUCTOR ENGINEERING, INC.
发明人：王建皓 WANG, CHIEN HAO
IPC分类号： H01L
CPC分类号： H01L25/50 , H01L21/561 , H01L21/6835 , H01L21/6836 , H01L23/3114 , H01L2221/68327 , H01L2221/68372 , H01L2224/16225 , H01L2224/32145 , H01L2224/48091 , H01L2224/48465 , H01L2224/73265 , H01L2225/06513 , H01L2924/181 , H01L2924/00014 , H01L2924/00 , H01L2924/00012
摘要：一種多晶片封裝結構的製作方法,其於第一晶圓的一預定的切割線上,形成多個局部移除第一晶圓以及第一金屬層所產生的凹穴,並使第一線路層的導電壁與顯露於凹穴中的第一金屬層的切割剖面電性連接。此外,第二晶圓以其導電凸塊壓合於一覆蓋層中,並與第一線路層電性連接。接著,圖案化第一金屬層,以形成具有多個第二接墊的一第二線路層。最後,沿著預定的切割線切割第一晶圓以及第二晶圓,以形成多個分離的多晶片封裝結構。
简体摘要：一种多芯片封装结构的制作方法,其于第一晶圆的一预定的切割在线,形成多个局部移除第一晶圆以及第一金属层所产生的凹穴,并使第一线路层的导电壁与显露于凹穴中的第一金属层的切割剖面电性连接。此外,第二晶圆以其导电凸块压合于一覆盖层中,并与第一线路层电性连接。接着,图案化第一金属层,以形成具有多个第二接垫的一第二线路层。最后,沿着预定的切割线切割第一晶圆以及第二晶圆,以形成多个分离的多芯片封装结构。

3. 发明专利

TWI313928B 線路板與電路結構 CIRCUIT BOARD AND CIRCUIT STRUCTURE 失效
简体标题：线路板与电路结构 CIRCUIT BOARD AND CIRCUIT STRUCTURE
公开(公告)号：TWI313928B
公开(公告)日：2009-08-21
申请号：TW095130226
申请日：2006-08-17
申请人：日月光半導體製造股份有限公司 ADVANCED SEMICONDUCTOR ENGINEERING, INC.
发明人：陳國華 CHEN, KUO-HUA , 盧鴻祥 LU, HUNG-SHIANG
IPC分类号： H01L
CPC分类号： H05K1/0269 , H01L2924/0002 , H05K3/0052 , H05K3/303 , H05K3/3452 , H05K2201/09781 , H05K2201/0989 , H01L2924/00
摘要：一種線路板,其適於承載一晶片。線路板包括一基板、一線路層以及一焊罩層。線路層配置於基板上。線路層包括一切割線圖樣,該切割線圖樣定義出一切割區域。焊罩層配置於基板與線路層上。焊罩層具有一晶片區、一第一開口以及一第二開口。晶片區位於切割區域內。晶片適於配置於晶片區,其中晶片與晶片區重合。第一開口與第二開口分別位於晶片區之相鄰兩側邊的外側,並且暴露出切割線圖樣的部分。被暴露出之切割線圖樣的部分用以量測晶片與基板之間的相對位置。
简体摘要：一种线路板,其适于承载一芯片。线路板包括一基板、一线路层以及一焊罩层。线路层配置于基板上。线路层包括一切割线图样,该切割线图样定义出一切割区域。焊罩层配置于基板与线路层上。焊罩层具有一芯片区、一第一开口以及一第二开口。芯片区位于切割区域内。芯片适于配置于芯片区,其中芯片与芯片区重合。第一开口与第二开口分别位于芯片区之相邻两侧边的外侧,并且暴露出切割线图样的部分。被暴露出之切割线图样的部分用以量测芯片与基板之间的相对位置。

4. 发明专利

TWI313919B 光電產品之電子構裝及其製程 A PACKAGE AND PROCESS FOR OPTOELECTRONIC PRODUCT ARE PROVIDED 有权
简体标题：光电产品之电子构装及其制程 A PACKAGE AND PROCESS FOR OPTOELECTRONIC PRODUCT ARE PROVIDED
公开(公告)号：TWI313919B
公开(公告)日：2009-08-21
申请号：TW095138476
申请日：2006-10-18
申请人：日月光半導體製造股份有限公司 ADVANCED SEMICONDUCTOR ENGINEERING, INC.
发明人：黃正維 HUANG, CHENG WEI
IPC分类号： H01L
CPC分类号： H01L2224/48091 , H01L2224/73265 , H01L2924/00014
摘要：一種光電產品之電子構裝及其製程,係於一光電元件配置於一基板上,而一微機電元件再配置於光電元件上,並於光電元件對應於微機電元件之面設一第一接地線路,而微機電元件對應於光電元件之面設一第二接線路,且第二接地線路電性連接於第一接路之一端,而第一接地線路之另一端透過一導電元件而電性連接於基板,而完成微機電元件與光電元件共同接地於基板,於組設微機電元件與光電元件時,便一併完成兩者共同接地於第一接地線路上,而後只要透過導電元件接地於基板即可完成二者之接地。
简体摘要：一种光电产品之电子构装及其制程,系于一光电组件配置于一基板上,而一微机电组件再配置于光电组件上,并于光电组件对应于微机电组件之面设一第一接地线路,而微机电组件对应于光电组件之面设一第二接线路,且第二接地线路电性连接于第一接路之一端,而第一接地线路之另一端透过一导电组件而电性连接于基板,而完成微机电组件与光电组件共同接地于基板,于组设微机电组件与光电组件时,便一并完成两者共同接地于第一接地线路上,而后只要透过导电组件接地于基板即可完成二者之接地。

5. 发明专利

TWI313827B 電遷移壽命自動分析系統 AUTOMATIC ANALYSIS SYSTEM FOR ELECTROMIGRATION LIFE 有权
简体标题：电迁移寿命自动分析系统 AUTOMATIC ANALYSIS SYSTEM FOR ELECTROMIGRATION LIFE
公开(公告)号：TWI313827B
公开(公告)日：2009-08-21
申请号：TW094127457
申请日：2005-08-12
申请人：日月光半導體製造股份有限公司 ADVANCED SEMICONDUCTOR ENGINEERING, INC.
发明人：賴逸少 LAI, YI-SHAO , 高金利 KAO, CHIN-LI , 李秋雯 LEE, CHIU-WEN
IPC分类号： G06F
摘要：一種電遷移壽命自動分析系統,包括一使用者介面、一工作資料庫、一儲存單元、一電遷移分析模組、一封裝參數資料庫與一處理單元。使用者介面用以輸入一請求分析指令,而工作資料庫連接使用者介面,且根據請求分析指令產生至少一表單,以供輸入封裝參數。處理單元執行一包含於電遷移分析模組的電遷移分析之應用軟體,並讀取儲存單元所儲存之封裝參數以及封裝參數資料庫所提供之封裝資訊相關參數,以進行電遷移模擬運算,並根據運算結果得到一電遷移分析報告。
简体摘要：一种电迁移寿命自动分析系统,包括一用户界面、一工作数据库、一存储单元、一电迁移分析模块、一封装参数数据库与一处理单元。用户界面用以输入一请求分析指令,而工作数据库连接用户界面,且根据请求分析指令产生至少一表单,以供输入封装参数。处理单元运行一包含于电迁移分析模块的电迁移分析之应用软件,并读取存储单元所存储之封装参数以及封装参数数据库所提供之封装信息相关参数,以进行电迁移仿真运算,并根据运算结果得到一电迁移分析报告。

6. 发明专利

TW200935577A 封裝結構及其封裝方法 PACKAGING STRUCTURE AND PACKAGING METHOD THEREOF 审中-公开
简体标题：封装结构及其封装方法 PACKAGING STRUCTURE AND PACKAGING METHOD THEREOF
公开(公告)号：TW200935577A
公开(公告)日：2009-08-16
申请号：TW097115986
申请日：2008-04-30
申请人：日月光半導體製造股份有限公司 ADVANCED SEMICONDUCTOR ENGINEERING, INC.
发明人：邱基綜 CHIU, CHI TSUNG , 洪志斌 HUNG, CHIH PIN , 黃瑞呈 HUANG, JUI CHENG
IPC分类号： H01L
CPC分类号： H01L23/552 , H01L24/97 , H01L2224/16225 , H01L2224/48227 , H01L2224/97 , H01L2924/01013 , H01L2924/01024 , H01L2924/01029 , H01L2924/01047 , H01L2924/3025 , H01L2224/85 , H01L2224/81 , H01L2924/00
摘要：一種封裝結構,包括一基板、一半導體元件、一封膠體、一導電凸塊以及一導電膜。基板具有一第一表面、一第二表面、一第一側面及一接地元件,第一側面連接第一表面及第二表面。半導體元件設置於第一表面上並與基板電性連接。封膠體覆蓋於半導體元件上,封膠體之一第二側面係與基板之第一側面實質上切齊。導電凸塊設置於第一表面上並具有一平面,封膠體之第二側面露出導電凸塊之平面,平面係與封膠體之第二側面實質上切齊。導電凸塊係與接地元件電性連接。導電膜直接形成於封膠體之一外表面、導電凸塊外露之平面及基板之側面上,導電膜與導電凸塊電性連接。
简体摘要：一种封装结构,包括一基板、一半导体组件、一封胶体、一导电凸块以及一导电膜。基板具有一第一表面、一第二表面、一第一侧面及一接地组件,第一侧面连接第一表面及第二表面。半导体组件设置于第一表面上并与基板电性连接。封胶体覆盖于半导体组件上,封胶体之一第二侧面系与基板之第一侧面实质上切齐。导电凸块设置于第一表面上并具有一平面,封胶体之第二侧面露出导电凸块之平面,平面系与封胶体之第二侧面实质上切齐。导电凸块系与接地组件电性连接。导电膜直接形成于封胶体之一外表面、导电凸块外露之平面及基板之侧面上,导电膜与导电凸块电性连接。

7. 发明专利

TWI313499B 影像感應器之封裝結構及其封裝方法 PACKAGE OF CMOS IMAGE SENSOR AND METHOD FOR PACKAGING THE SAME 有权
简体标题：影像感应器之封装结构及其封装方法 PACKAGE OF CMOS IMAGE SENSOR AND METHOD FOR PACKAGING THE SAME
公开(公告)号：TWI313499B
公开(公告)日：2009-08-11
申请号：TW094135940
申请日：2005-10-14
申请人：日月光半導體製造股份有限公司 ADVANCED SEMICONDUCTOR ENGINEERING, INC.
发明人：蔡裕斌 TSAI, YU-PEN
IPC分类号： H01L
CPC分类号： H01L2924/16235
摘要：本發明係關於一種影像感應器之封裝結構及其封裝方法。該封裝方法包括:(a)提供一晶圓,該晶圓界定複數個晶片,每一晶片具有一感光區及複數個接墊於一主動面上;(b)提供複數個透明板材,每一透明板材上配置一非導電性膠材;(c)設置該些透明板材於該晶圓上,每一透明板材係相對應設置於每一晶片上;(d)將該晶圓及該等透明板材置於一模具中;(e)填入封膠於該模具中;及(f)切割該晶圓,以形成複數個影像感應器單元。藉此,避免在切割該晶圓時產生崩裂。再者,因每一透明板材之間具有間隙,有助於注膠之動作。
简体摘要：本发明系关于一种影像感应器之封装结构及其封装方法。该封装方法包括:(a)提供一晶圆,该晶圆界定复数个芯片,每一芯片具有一感光区及复数个接垫于一主动面上;(b)提供复数个透明板材,每一透明板材上配置一非导电性胶材;(c)设置该些透明板材于该晶圆上,每一透明板材系相对应设置于每一芯片上;(d)将该晶圆及该等透明板材置于一模具中;(e)填入封胶于该模具中;及(f)切割该晶圆,以形成复数个影像感应器单元。借此,避免在切割该晶圆时产生崩裂。再者,因每一透明板材之间具有间隙,有助于注胶之动作。

8. 发明专利

TW200933869A 內埋半導體元件的封裝製程 PACKAGE PROCESS FOR EMBEDDED SEMICONDUCTOR DEVICE 审中-公开
简体标题：内埋半导体组件的封装制程 PACKAGE PROCESS FOR EMBEDDED SEMICONDUCTOR DEVICE
公开(公告)号：TW200933869A
公开(公告)日：2009-08-01
申请号：TW097103478
申请日：2008-01-30
申请人：日月光半導體製造股份有限公司 ADVANCED SEMICONDUCTOR ENGINEERING, INC.
发明人：王建皓 WANG, CHIEN HAO
IPC分类号： H01L
CPC分类号： H01L24/16 , H01L24/48 , H01L24/73 , H01L25/03 , H01L25/105 , H01L2224/13099 , H01L2224/131 , H01L2224/13144 , H01L2224/13147 , H01L2224/16225 , H01L2224/32145 , H01L2224/32225 , H01L2224/48091 , H01L2224/48227 , H01L2224/484 , H01L2224/73204 , H01L2224/73265 , H01L2225/1023 , H01L2225/1058 , H01L2924/00014 , H01L2924/01006 , H01L2924/01028 , H01L2924/01029 , H01L2924/01033 , H01L2924/0105 , H01L2924/01078 , H01L2924/01079 , H01L2924/014 , H01L2924/15153 , H01L2924/1517 , H01L2924/15311 , H01L2924/15331 , H01L2924/1627 , H01L2924/181 , H01L2924/18161 , H01L2924/19041 , H01L2924/19042 , H01L2924/19043 , H05K1/186 , H05K3/429 , H05K3/4652 , H05K2201/09509 , H05K2203/063 , H01L2924/00 , H01L2924/00012 , H01L2224/45099 , H01L2224/05599
摘要：一種內埋半導體元件的封裝製程,其藉由至少一絕緣層與基板相堆疊,並壓合一第三金屬層於絕緣層之上,以使半導體元件可內埋於絕緣層中。基板具有一基層、一第一線路層、一第二線路層以及貫通基層並電性連接第一線路層以及第二線路層的至少一第一導通結構。此外,第三金屬層可經由圖案化而形成具有多個第三接墊的第三線路層。
简体摘要：一种内埋半导体组件的封装制程,其借由至少一绝缘层与基板相堆栈,并压合一第三金属层于绝缘层之上,以使半导体组件可内埋于绝缘层中。基板具有一基层、一第一线路层、一第二线路层以及贯通基层并电性连接第一线路层以及第二线路层的至少一第一导通结构。此外,第三金属层可经由图案化而形成具有多个第三接垫的第三线路层。

9. 发明专利

TW200929398A 用於覆晶封裝構造之凸塊的修補方法 METHOD FOR REPAIRING BUMPS OF A FLIP CHIP PACKAGE 审中-公开
简体标题：用于覆晶封装构造之凸块的修补方法 METHOD FOR REPAIRING BUMPS OF A FLIP CHIP PACKAGE
公开(公告)号：TW200929398A
公开(公告)日：2009-07-01
申请号：TW096149147
申请日：2007-12-21
申请人：日月光半導體製造股份有限公司 ADVANCED SEMICONDUCTOR ENGINEERING, INC.
发明人：廖國成 LIAO, GUOCHENG , 李淑華 LEE, SHU HUA
IPC分类号： H01L
CPC分类号： H01L2224/16225 , H01L2224/32225 , H01L2224/73204 , H01L2924/15311 , H01L2924/00
摘要：一種用於覆晶封裝構造之凸塊的修補方法,包含下列步驟:提供一電性失效之覆晶封裝構造,其包含一晶片、一基板及複數個凸塊,其中該些凸塊係用以將該晶片電性連接於該基板,且每一凸塊包含一介金屬化合物緊鄰於該基板;以及利用一梯型曲線之升降溫製程進行重工,將該晶片沿一升溫速率由一第一溫度升至一第二溫度,將該晶片保持在該第二溫度一預定時間,並將該晶片沿一降溫速率由該第二溫度降至一第三溫度。
简体摘要：一种用于覆晶封装构造之凸块的修补方法,包含下列步骤:提供一电性失效之覆晶封装构造,其包含一芯片、一基板及复数个凸块,其中该些凸块系用以将该芯片电性连接于该基板,且每一凸块包含一介金属化合物紧邻于该基板;以及利用一梯型曲线之升降温制程进行重工,将该芯片沿一升温速率由一第一温度升至一第二温度,将该芯片保持在该第二温度一预定时间,并将该芯片沿一降温速率由该第二温度降至一第三温度。

10. 发明专利

TWI311452B 內埋元件的基板之製造方法 METHOD OF FABRICATING A DEVICE-CONTAINING SUBSTRATE 有权
简体标题：内埋组件的基板之制造方法 METHOD OF FABRICATING A DEVICE-CONTAINING SUBSTRATE
公开(公告)号：TWI311452B
公开(公告)日：2009-06-21
申请号：TW094110143
申请日：2005-03-30
申请人：日月光半導體製造股份有限公司 ADVANCED SEMICONDUCTOR ENGINEERING, INC.
发明人：王永輝 WANG, YUNG-HUI , 洪清富 HUNG, CHING-FU
IPC分类号： H05K , H01L
摘要：一種基板之製造方法,包括:提供一具複數個導電凸塊之第一導電薄膜,並固定一元件於第一導電薄膜上,元件具有複數個電極,且導電凸塊係與電極電性連接;再者,提供一具有容置空間之芯板,且芯板上下側具有一內層線路;接著,將元件埋入容置空間,再形成一絕緣部包覆元件、芯板及芯板上下側的內層線路,第一導電薄膜係位於元件下方,並在元件上方處形成一第二導電薄膜於絕緣部上;然後形成複數個通孔以貫穿第二導電薄膜、絕緣部、芯板與第一導電薄膜;接著,形成一導電層於通孔之側壁上,再圖案化第一導電薄膜和第二導電薄膜,以形成一外層線路;最後形成一防銲層於外層線路上。
简体摘要：一种基板之制造方法,包括:提供一具复数个导电凸块之第一导电薄膜,并固定一组件于第一导电薄膜上,组件具有复数个电极,且导电凸块系与电极电性连接;再者,提供一具有容置空间之芯板,且芯板上下侧具有一内层线路;接着,将组件埋入容置空间,再形成一绝缘部包覆组件、芯板及芯板上下侧的内层线路,第一导电薄膜系位于组件下方,并在组件上方处形成一第二导电薄膜于绝缘部上;然后形成复数个通孔以贯穿第二导电薄膜、绝缘部、芯板与第一导电薄膜;接着,形成一导电层于通孔之侧壁上,再图案化第一导电薄膜和第二导电薄膜,以形成一外层线路;最后形成一防焊层于外层线路上。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式