会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 21. 发明专利
    • 改善靜電放電防護能力之暫態電壓抑制裝置
    • 改善静电放电防护能力之暂态电压抑制设备
    • TW202008588A
    • 2020-02-16
    • TW108124534
    • 2019-07-11
    • 晶焱科技股份有限公司AMAZING MICROELECTRONIC CORP.
    • 陳致維CHEN, CHIH-WEI沈佑書SHEN, YU-SHU林昆賢LIN, KUN-HSIEN
    • H01L29/06H01L23/60H01L27/04
    • 本發明係揭露一種改善靜電放電防護能力之暫態電壓抑制裝置,包含屬於第一導電型之一半導體基板、屬於第二導電型之一第一摻雜井區、屬於第一導電型之一第一重摻雜區、屬於第二導電型之一第二摻雜井區、屬於第一導電型之一第二重摻雜區與一第一電流阻擋結構。第一摻雜井區設於半導體基板中,第一重摻雜區設於第一摻雜井區中,第二摻雜井區設於半導體基板中,第二重摻雜區設於第二摻雜井區中。第一電流阻擋結構設於半導體基板中,並與半導體基板之底部相隔,且設於第一摻雜井區與第二摻雜井區之間。
    • 本发明系揭露一种改善静电放电防护能力之暂态电压抑制设备,包含属于第一导电型之一半导体基板、属于第二导电型之一第一掺杂井区、属于第一导电型之一第一重掺杂区、属于第二导电型之一第二掺杂井区、属于第一导电型之一第二重掺杂区与一第一电流阻挡结构。第一掺杂井区设于半导体基板中,第一重掺杂区设于第一掺杂井区中,第二掺杂井区设于半导体基板中,第二重掺杂区设于第二掺杂井区中。第一电流阻挡结构设于半导体基板中,并与半导体基板之底部相隔,且设于第一掺杂井区与第二掺杂井区之间。
    • 23. 发明专利
    • 側向暫態電壓抑制器
    • 侧向暂态电压抑制器
    • TW202008548A
    • 2020-02-16
    • TW108124990
    • 2019-07-16
    • 晶焱科技股份有限公司AMAZING MICROELECTRONIC CORP.
    • 莊哲豪CHUANG, CHE-HAO葉致廷YEH, CHIH-TING林昆賢LIN, KUN-HSIEN
    • H01L23/58H02H9/04
    • 一種側向暫態電壓抑制器,包括一摻雜基底層、設置於摻雜基底層上之側向箝位結構、設置並隔絕於摻雜基底層與側向箝位結構之間的埋入摻雜層、至少一二極體模組、以及形成於摻雜基底層中之至少一溝槽。其中,溝槽之深度係不小於埋入摻雜層之深度,且可設置於側向箝位結構與二極體模組之間做為電性隔離。所述之摻雜基底層與埋入摻雜層係具有相異之導電型,使得摻雜基底層係為浮接。埋入摻雜層更可選擇性地形成並電性隔離於二極體模組與摻雜基底層之間。藉由本發明之設計,此種側向暫態電壓抑制器係可兼具較低之箝位電壓與較小之動態電阻值。
    • 一种侧向暂态电压抑制器,包括一掺杂基底层、设置于掺杂基底层上之侧向箝位结构、设置并隔绝于掺杂基底层与侧向箝位结构之间的埋入掺杂层、至少一二极管模块、以及形成于掺杂基底层中之至少一沟槽。其中,沟槽之深度系不小于埋入掺杂层之深度,且可设置于侧向箝位结构与二极管模块之间做为电性隔离。所述之掺杂基底层与埋入掺杂层系具有相异之导电型,使得掺杂基底层系为浮接。埋入掺杂层更可选择性地形成并电性隔离于二极管模块与掺杂基底层之间。借由本发明之设计,此种侧向暂态电压抑制器系可兼具较低之箝位电压与较小之动态电阻值。
    • 25. 发明专利
    • 靜電放電保護元件結構
    • 静电放电保护组件结构
    • TW201310602A
    • 2013-03-01
    • TW100133762
    • 2011-09-20
    • 晶焱科技股份有限公司AMAZING MICROELECTRONIC CORP.
    • 陳子平CHEN, ZI PING陳東暘CHEN, TUNG YUNG林昆賢LIN, KUN HSIEN姜信欽JIANG, RYAN HSIN CHIN
    • H01L23/60H01L27/04
    • H01L27/0255
    • 本發明係揭露一種靜電放電保護元件結構,其係包含一半導體基板與設於半導體基板上之一N型磊晶層。至少一驟迴串接結構係設於N型磊晶層中,且驟迴串接結構更包含一第一P型井區與一第二P型井區。一第一、第二重摻雜區設於第一P型井區中,並互為相異型。又一第三、第四重摻雜區設於第二P型井區中,並互為相異型,且第二、第三重摻雜區互為相異型,並相互電性連接。在第一重摻雜區接收一靜電放電(ESD)訊號時,一靜電放電電流依序經由第一重摻雜區、第一P型井區、N型磊晶層與第二P型井區,流至第四重摻雜區。
    • 本发明系揭露一种静电放电保护组件结构,其系包含一半导体基板与设于半导体基板上之一N型磊晶层。至少一骤回串接结构系设于N型磊晶层中,且骤回串接结构更包含一第一P型井区与一第二P型井区。一第一、第二重掺杂区设于第一P型井区中,并互为相异型。又一第三、第四重掺杂区设于第二P型井区中,并互为相异型,且第二、第三重掺杂区互为相异型,并相互电性连接。在第一重掺杂区接收一静电放电(ESD)信号时,一静电放电电流依序经由第一重掺杂区、第一P型井区、N型磊晶层与第二P型井区,流至第四重掺杂区。
    • 26. 发明专利
    • 低電容之暫態電壓抑制器 LOW CAPACITANCE TRANSIENT VOLTAGE SUPPRESSOR
    • 低电容之暂态电压抑制器 LOW CAPACITANCE TRANSIENT VOLTAGE SUPPRESSOR
    • TW201240063A
    • 2012-10-01
    • TW100117191
    • 2011-05-17
    • 晶焱科技股份有限公司
    • 沈佑書林昆賢莊哲豪姜信欽
    • H01L
    • H01L27/0255H01L29/861
    • 本發明係揭露一種低電容之暫態電壓抑制器,其係包含一N型重摻雜基板與一設於N型重摻雜基板上之一磊晶層,另有至少一二極體串接結構,其係設於磊晶層中,並包含一二極體輕摻雜井區與一第一P型輕摻雜井區,其中一第一P型重摻雜區設於二極體輕摻雜井區中,一第一N型重摻雜區與一第二P型重摻雜區設於第一P型輕摻雜井區中。磊晶層中更設有一第二P型輕摻雜井區,其係具有二N型重摻雜區。此外,一N型重摻雜井區與至少一深溝渠隔離結構亦設於磊晶層中,隔離結構之深度大於或等於上述摻雜井區之深度,以隔離至少一上述摻雜井區。
    • 本发明系揭露一种低电容之暂态电压抑制器,其系包含一N型重掺杂基板与一设于N型重掺杂基板上之一磊晶层,另有至少一二极管串接结构,其系设于磊晶层中,并包含一二极管轻掺杂井区与一第一P型轻掺杂井区,其中一第一P型重掺杂区设于二极管轻掺杂井区中,一第一N型重掺杂区与一第二P型重掺杂区设于第一P型轻掺杂井区中。磊晶层中更设有一第二P型轻掺杂井区,其系具有二N型重掺杂区。此外,一N型重掺杂井区与至少一深沟渠隔离结构亦设于磊晶层中,隔离结构之深度大于或等于上述掺杂井区之深度,以隔离至少一上述掺杂井区。
    • 27. 发明专利
    • 具極低電容之橫向暫態電壓抑制器 LATERAL TRANSIENT VOLTAGE SUPPRESSOR WITH ULTRA LOW CAPACITANCE
    • 具极低电容之横向暂态电压抑制器 LATERAL TRANSIENT VOLTAGE SUPPRESSOR WITH ULTRA LOW CAPACITANCE
    • TW201203507A
    • 2012-01-16
    • TW099130605
    • 2010-09-10
    • 晶焱科技股份有限公司
    • 莊哲豪林昆賢姜信欽
    • H01LH02H
    • H01L27/0255
    • 本發明係揭露一種具極低電容之橫向暫態電壓抑制器,其係包含一第一型基板與一設於第一型基板中之至少一二極體串接結構,此二極體串接結構更包含至少一第二型輕摻雜井區與至少一第一型輕摻雜井區,且第二型輕摻雜井區與第一型輕摻雜井區分別皆有二重摻雜區設於其中。二極體串接結構係與一第二型井區相鄰,且有三重摻雜區設於第二型井區中,此外,抑制器更包含複數深溝渠隔離結構,其係設於第一型基板中,且其深度較第二型輕摻雜井區、第二型井區、第一型輕摻雜井區更深,使每一井區藉由一深溝渠隔離結構相互隔離。
    • 本发明系揭露一种具极低电容之横向暂态电压抑制器,其系包含一第一型基板与一设于第一型基板中之至少一二极管串接结构,此二极管串接结构更包含至少一第二型轻掺杂井区与至少一第一型轻掺杂井区,且第二型轻掺杂井区与第一型轻掺杂井区分别皆有二重掺杂区设于其中。二极管串接结构系与一第二型井区相邻,且有三重掺杂区设于第二型井区中,此外,抑制器更包含复数深沟渠隔离结构,其系设于第一型基板中,且其深度较第二型轻掺杂井区、第二型井区、第一型轻掺杂井区更深,使每一井区借由一深沟渠隔离结构相互隔离。