会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 1. 发明专利
    • 暫態電壓抑制器
    • 暂态电压抑制器
    • TW202011564A
    • 2020-03-16
    • TW108128960
    • 2019-08-14
    • 晶焱科技股份有限公司AMAZING MICROELECTRONIC CORP.
    • 沈佑書SHEN, YU-SHU范美蓮FAN, MEI-LIAN
    • H01L23/60
    • 一種暫態電壓抑制器,包括一連接第一節點之重摻雜基板、一形成於重摻雜基板上之第一摻雜層、一形成於第一摻雜層上之第二摻雜層、形成於第二摻雜層中之第一重摻雜區與第二重摻雜區、以及複數個形成於重摻雜基板中以作為電性隔離之溝槽。其中,第一重摻雜區與第二重摻雜區係共同連接一第二節點,溝槽之深度係不小於第一摻雜層之深度。重摻雜基板、第二摻雜層、以及第二重摻雜區係為第一半導體型。第一摻雜層與第一重摻雜區係為第二半導體型。本發明係可將pn接面成功地控制於元件之表面底下,由此降低暫態電壓抑制器之接面電容值。
    • 一种暂态电压抑制器,包括一连接第一节点之重掺杂基板、一形成于重掺杂基板上之第一掺杂层、一形成于第一掺杂层上之第二掺杂层、形成于第二掺杂层中之第一重掺杂区与第二重掺杂区、以及复数个形成于重掺杂基板中以作为电性隔离之沟槽。其中,第一重掺杂区与第二重掺杂区系共同连接一第二节点,沟槽之深度系不小于第一掺杂层之深度。重掺杂基板、第二掺杂层、以及第二重掺杂区系为第一半导体型。第一掺杂层与第一重掺杂区系为第二半导体型。本发明系可将pn接面成功地控制于组件之表面底下,由此降低暂态电压抑制器之接面电容值。
    • 3. 发明专利
    • 改善靜電放電防護能力之暫態電壓抑制裝置
    • 改善静电放电防护能力之暂态电压抑制设备
    • TW202008588A
    • 2020-02-16
    • TW108124534
    • 2019-07-11
    • 晶焱科技股份有限公司AMAZING MICROELECTRONIC CORP.
    • 陳致維CHEN, CHIH-WEI沈佑書SHEN, YU-SHU林昆賢LIN, KUN-HSIEN
    • H01L29/06H01L23/60H01L27/04
    • 本發明係揭露一種改善靜電放電防護能力之暫態電壓抑制裝置,包含屬於第一導電型之一半導體基板、屬於第二導電型之一第一摻雜井區、屬於第一導電型之一第一重摻雜區、屬於第二導電型之一第二摻雜井區、屬於第一導電型之一第二重摻雜區與一第一電流阻擋結構。第一摻雜井區設於半導體基板中,第一重摻雜區設於第一摻雜井區中,第二摻雜井區設於半導體基板中,第二重摻雜區設於第二摻雜井區中。第一電流阻擋結構設於半導體基板中,並與半導體基板之底部相隔,且設於第一摻雜井區與第二摻雜井區之間。
    • 本发明系揭露一种改善静电放电防护能力之暂态电压抑制设备,包含属于第一导电型之一半导体基板、属于第二导电型之一第一掺杂井区、属于第一导电型之一第一重掺杂区、属于第二导电型之一第二掺杂井区、属于第一导电型之一第二重掺杂区与一第一电流阻挡结构。第一掺杂井区设于半导体基板中,第一重掺杂区设于第一掺杂井区中,第二掺杂井区设于半导体基板中,第二重掺杂区设于第二掺杂井区中。第一电流阻挡结构设于半导体基板中,并与半导体基板之底部相隔,且设于第一掺杂井区与第二掺杂井区之间。
    • 4. 发明专利
    • 低電容之暫態電壓抑制器 LOW CAPACITANCE TRANSIENT VOLTAGE SUPPRESSOR
    • 低电容之暂态电压抑制器 LOW CAPACITANCE TRANSIENT VOLTAGE SUPPRESSOR
    • TW201240063A
    • 2012-10-01
    • TW100117191
    • 2011-05-17
    • 晶焱科技股份有限公司
    • 沈佑書林昆賢莊哲豪姜信欽
    • H01L
    • H01L27/0255H01L29/861
    • 本發明係揭露一種低電容之暫態電壓抑制器,其係包含一N型重摻雜基板與一設於N型重摻雜基板上之一磊晶層,另有至少一二極體串接結構,其係設於磊晶層中,並包含一二極體輕摻雜井區與一第一P型輕摻雜井區,其中一第一P型重摻雜區設於二極體輕摻雜井區中,一第一N型重摻雜區與一第二P型重摻雜區設於第一P型輕摻雜井區中。磊晶層中更設有一第二P型輕摻雜井區,其係具有二N型重摻雜區。此外,一N型重摻雜井區與至少一深溝渠隔離結構亦設於磊晶層中,隔離結構之深度大於或等於上述摻雜井區之深度,以隔離至少一上述摻雜井區。
    • 本发明系揭露一种低电容之暂态电压抑制器,其系包含一N型重掺杂基板与一设于N型重掺杂基板上之一磊晶层,另有至少一二极管串接结构,其系设于磊晶层中,并包含一二极管轻掺杂井区与一第一P型轻掺杂井区,其中一第一P型重掺杂区设于二极管轻掺杂井区中,一第一N型重掺杂区与一第二P型重掺杂区设于第一P型轻掺杂井区中。磊晶层中更设有一第二P型轻掺杂井区,其系具有二N型重掺杂区。此外,一N型重掺杂井区与至少一深沟渠隔离结构亦设于磊晶层中,隔离结构之深度大于或等于上述掺杂井区之深度,以隔离至少一上述掺杂井区。