专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

11. 发明专利

TW201539691A 交叉點陣列之小型插座連接审中-公开
简体标题：交叉点数组之小型插座连接
公开(公告)号：TW201539691A
公开(公告)日：2015-10-16
申请号：TW104122140
申请日：2013-05-27
申请人：英特爾股份有限公司 , INTEL CORPORATION
发明人：裴利瑟菲碧歐 , PELLIZZER, FABIO , 瑞格諾安東尼 , RIGANO, ANTONINO , 卡貝堤吉安菲 , CAPETTI, GIANFRANCO
IPC分类号： H01L23/49 , H01L23/52
CPC分类号： G11C5/063 , G11C13/0004 , G11C2213/71 , G11C2213/77 , H01L27/0207 , H01L27/10 , H01L27/1052 , H01L27/2481 , H01L2924/0002 , H01L2924/00
摘要：積體電路可包括橫截交叉點陣列之線，在第一層上在第一間距製造該些線，其中該第一間距為次光刻；及在第二層上之引線，該些引線具有為該第一間距兩倍大之第二間距。可在交替群中於該陣列外部路由該些線至該陣列的相對側，在該相對側該些線耦合至該些引線。
简体摘要：集成电路可包括横截交叉点数组之线，在第一层上在第一间距制造该些线，其中该第一间距为次光刻；及在第二层上之引线，该些引线具有为该第一间距两倍大之第二间距。可在交替群中于该数组外部路由该些线至该数组的相对侧，在该相对侧该些线耦合至该些引线。

12. 发明专利

TWI498940B 形成用於積體電路之光罩圖樣之方法有权
简体标题：形成用于集成电路之光罩图样之方法
公开(公告)号：TWI498940B
公开(公告)日：2015-09-01
申请号：TW098139136
申请日：2009-11-18
申请人：美光科技公司 , MICRON TECHNOLOGY, INC.
发明人：迪菲利爾斯安頓 , DEVILLIERS, ANTON
IPC分类号： H01L21/027
CPC分类号： H01L21/31144 , H01L21/0273 , H01L21/0337 , H01L21/0338 , H01L21/3086 , H01L21/3088 , H01L21/32139 , H01L21/76816 , H01L27/10 , H01L27/1052

13. 发明专利

TWI490923B 薄膜裝置有权
简体标题：薄膜设备
公开(公告)号：TWI490923B
公开(公告)日：2015-07-01
申请号：TW102108322
申请日：2013-03-08
申请人：先技股份有限公司
发明人：呂柏緯 , LU, PO WEI , 劉茂誠 , LIU, MAO CHEN , 周文介 , CHOU, WEN CHIEH , 王竣傑 , WANG, CHUN CHIEH , 翁淑怡 , WENG, SHU YI
IPC分类号： H01L21/205 , H01L21/3205
CPC分类号： H01L27/10 , B81B3/007 , C30B29/06 , G01L9/005 , H01L29/04

14. 发明专利

TW201411798A 交叉點陣列之小型插座連接审中-公开
简体标题：交叉点数组之小型插座连接
公开(公告)号：TW201411798A
公开(公告)日：2014-03-16
申请号：TW102118660
申请日：2013-05-27
申请人：英特爾股份有限公司 , INTEL CORPORATION
发明人：裴利瑟菲碧歐 , PELLIZZER, FABIO , 瑞格諾安東尼 , RIGANO, ANTONINO , 卡貝堤吉安菲 , CAPETTI, GIANFRANCO
IPC分类号： H01L23/49 , H01L23/52
CPC分类号： G11C5/063 , G11C13/0004 , G11C2213/71 , G11C2213/77 , H01L27/0207 , H01L27/10 , H01L27/1052 , H01L27/2481 , H01L2924/0002 , H01L2924/00
摘要：積體電路可包括橫截交叉點陣列之線，在第一層上在第一間距製造該些線，其中該第一間距為次光刻；及在第二層上之引線，該些引線具有為該第一間距兩倍大之第二間距。可在交替群中於該陣列外部路由該些線至該陣列的相對側，在該相對側該些線耦合至該些引線。
简体摘要：集成电路可包括横截交叉点数组之线，在第一层上在第一间距制造该些线，其中该第一间距为次光刻；及在第二层上之引线，该些引线具有为该第一间距两倍大之第二间距。可在交替群中于该数组外部路由该些线至该数组的相对侧，在该相对侧该些线耦合至该些引线。

15. 发明专利

TW201030805A 形成用於積體電路之光罩圖樣之方法 METHODS OF FORMING A MASKING PATTERN FOR INTEGRATED CIRCUITS 审中-公开
简体标题：形成用于集成电路之光罩图样之方法 METHODS OF FORMING A MASKING PATTERN FOR INTEGRATED CIRCUITS
公开(公告)号：TW201030805A
公开(公告)日：2010-08-16
申请号：TW098139136
申请日：2009-11-18
申请人：美光科技公司
发明人：迪菲利爾斯安頓
IPC分类号： H01L
CPC分类号： H01L21/31144 , H01L21/0273 , H01L21/0337 , H01L21/0338 , H01L21/3086 , H01L21/3088 , H01L21/32139 , H01L21/76816 , H01L27/10 , H01L27/1052
摘要：於一些實施例中,揭示形成用於積體電路之光罩圖樣之方法。於一項實施例中,在一目標層110上方之一第一光罩層中形成界定一第一圖樣之心軸130。沈積一第二光罩層140以至少部分地填充該第一圖樣之空間。在該等心軸130與該第二光罩層140之間形成犧牲結構150。在沈積該第二光罩層140並形成該等犧牲結構150之後,移除該等犧牲結構150以界定該等心軸130與該第二光罩層140之間的間隙,由此界定一第二圖樣。該第二圖樣包括該等心軸130之至少部分及與該等心軸130交替之介入光罩特徵。可將該第二圖樣轉印至該目標層110中。於一些實施例中,該方法允許形成具有一高密度及一小間距之特徵同時亦允許形成具有各種形狀及大小之特徵。
简体摘要：于一些实施例中,揭示形成用于集成电路之光罩图样之方法。于一项实施例中,在一目标层110上方之一第一光罩层中形成界定一第一图样之心轴130。沉积一第二光罩层140以至少部分地填充该第一图样之空间。在该等心轴130与该第二光罩层140之间形成牺牲结构150。在沉积该第二光罩层140并形成该等牺牲结构150之后,移除该等牺牲结构150以界定该等心轴130与该第二光罩层140之间的间隙,由此界定一第二图样。该第二图样包括该等心轴130之至少部分及与该等心轴130交替之介入光罩特征。可将该第二图样转印至该目标层110中。于一些实施例中,该方法允许形成具有一高密度及一小间距之特征同时亦允许形成具有各种形状及大小之特征。

16. 发明专利

TWI299531B 用於抗熔斷記憶體裝置之多晶矽化學機械研磨之終點偵測方法 METHOD FOR END POINT DETECTION OF POLYSILICON CHEMICAL MECHANICAL POLISHING IN AN ANTI-FUSE MEMORY DEVICE 有权
简体标题：用于抗熔断内存设备之多晶硅化学机械研磨之终点侦测方法 METHOD FOR END POINT DETECTION OF POLYSILICON CHEMICAL MECHANICAL POLISHING IN AN ANTI-FUSE MEMORY DEVICE
公开(公告)号：TWI299531B
公开(公告)日：2008-08-01
申请号：TW094101038
申请日：2005-01-13
申请人：台灣積體電路製造股份有限公司 TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：汪坤發 ANG, KERNHUAT , 劉家成 LIU, CHIA CHEN , 古姜勇 KU, CHIANG YUNG , 饒瑞峰 JAO, JUIFENG , 王生城 WANG, SHENG CHEN
IPC分类号： H01L
CPC分类号： H01L21/7684 , H01L21/76819 , H01L27/10
摘要：本發明提供一種用於抗熔斷記憶體裝置的多晶矽化學
機械研磨之終點偵測方法,包含下列步驟:提供覆蓋於基
材上之複數導電線路。接著沉積覆蓋於基材及導電線路之
高密度電漿氧化層,且在這導電線路之間的區域之低於導
電線路頂部的下方形成高密度電漿氧化層的第一平面。然
後對高密度電漿氧化層進行濺擊製程,使得在導電線路的
上方形成高密度電漿氧化層的第二平面。接著沉積一研磨
終止層。隨後沉積一薄膜。接著研磨薄膜,直至曝露出覆
蓋於第二平面之研磨終止層。最後研磨薄膜、研磨終止層
及導電線路,直至曝露出覆蓋於第一平面之研磨終止層。
简体摘要：本发明提供一种用于抗熔断内存设备的多晶硅化学机械研磨之终点侦测方法,包含下列步骤:提供覆盖于基材上之复数导电线路。接着沉积覆盖于基材及导电线路之高密度等离子氧化层,且在这导电线路之间的区域之低于导电线路顶部的下方形成高密度等离子氧化层的第一平面。然后对高密度等离子氧化层进行溅击制程,使得在导电线路的上方形成高密度等离子氧化层的第二平面。接着沉积一研磨终止层。随后沉积一薄膜。接着研磨薄膜,直至曝露出覆盖于第二平面之研磨终止层。最后研磨薄膜、研磨终止层及导电线路,直至曝露出覆盖于第一平面之研磨终止层。

17. 发明专利

TW200731392A 製造奈米線圈之方法 METHOD FOR FABRICATING NANOCOILS 审中-公开
简体标题：制造奈米线圈之方法 METHOD FOR FABRICATING NANOCOILS
公开(公告)号：TW200731392A
公开(公告)日：2007-08-16
申请号：TW095135221
申请日：2006-09-22
申请人：諾斯拉普葛蘭門系統公司 NORTHROP GRUMMAN SYSTEMS CORPORATION
发明人：蓋瑞斯多雷卡 STORASKA, GARRETT A. , 羅伯霍爾 HOWELL, ROBERT S.
IPC分类号： H01L
CPC分类号： H01L27/1203 , B81C1/0019 , B82Y10/00 , B82Y30/00 , H01F41/041 , H01L21/84 , H01L27/10
摘要：一種用以製造奈米線圈之方法及自該方法所製造出之改良式奈米線圈,該方法之實施例使用深反應式離子蝕刻(DRIE)。用以製造奈米線圈之方法提供絕緣體上的矽(SOI)晶圓,其中,SOI晶圓包含埋層氧化物層,使一或多個裝置圖案化於一在該埋層氧化物層之頂部上的矽層中,沉積受拉應力之氮化物層於該頂部矽層上,圖案化捲繞之臂部結構於頂部矽層上,圖案化一重疊之蝕刻窗遮罩於SOI晶圓的底部側上,其中,圖案化重疊之蝕刻窗遮罩去除SOI晶圓且使在寬度上比捲繞之臂部結構更大的埋層氧化物層暴露出,以及剝離捲繞之臂部結構,使得捲繞之臂部線圈形成奈米線圈。在實施例中,DRIE被用來圖案化該重疊之蝕刻窗遮罩。
简体摘要：一种用以制造奈米线圈之方法及自该方法所制造出之改良式奈米线圈,该方法之实施例使用深反应式离子蚀刻(DRIE)。用以制造奈米线圈之方法提供绝缘体上的硅(SOI)晶圆,其中,SOI晶圆包含埋层氧化物层,使一或多个设备图案化于一在该埋层氧化物层之顶部上的硅层中,沉积受拉应力之氮化物层于该顶部硅层上,图案化卷绕之臂部结构于顶部硅层上,图案化一重叠之蚀刻窗遮罩于SOI晶圆的底部侧上,其中,图案化重叠之蚀刻窗遮罩去除SOI晶圆且使在宽度上比卷绕之臂部结构更大的埋层氧化物层暴露出,以及剥离卷绕之臂部结构,使得卷绕之臂部线圈形成奈米线圈。在实施例中,DRIE被用来图案化该重叠之蚀刻窗遮罩。

18. 发明专利

TW200715531A 半導體記憶裝置及其製造方法审中-公开
简体标题：半导体记忆设备及其制造方法
公开(公告)号：TW200715531A
公开(公告)日：2007-04-16
申请号：TW095124514
申请日：2006-07-05
申请人：夏普股份有限公司 SHARP KABUSHIKI KAISHA
发明人：大西哲也 OHNISHI, TETSUYA , 大西茂夫 OHNISHI, SHIGEO
IPC分类号： H01L
CPC分类号： H01L27/10 , H01L27/24
摘要：本發明係提供一種半導體記憶裝置及其製造方法,其光步驟更少,且記憶胞面積比以製造過程上之最小加工尺寸新界定之最小記憶胞面積小。本發明之交叉點構造之半導體記憶裝置係具備:延伸於相同方向之複數上部電極2、及延伸於與上部電極2之延伸方向正交之方向之複數下部電極1,且於上部電極2與下部電極1間之層,形成用以儲存資料之記憶材料體而成;記憶材料體係上部電極2之延伸方向之長度依下部電極1之線寬而自我整合地決定,下部電極1之延伸方向之長度依上部電極2之線寬而自我整合地決定。
简体摘要：本发明系提供一种半导体记忆设备及其制造方法,其光步骤更少,且记忆胞面积比以制造过程上之最小加工尺寸新界定之最小记忆胞面积小。本发明之交叉点构造之半导体记忆设备系具备:延伸于相同方向之复数上部电极2、及延伸于与上部电极2之延伸方向正交之方向之复数下部电极1,且于上部电极2与下部电极1间之层,形成用以存储数据之记忆材料体而成;记忆材料体系上部电极2之延伸方向之长度依下部电极1之线宽而自我集成地决定,下部电极1之延伸方向之长度依上部电极2之线宽而自我集成地决定。

19. 发明专利

TW200707646A 半導體積體電路裝置及其製造方法审中-公开
简体标题：半导体集成电路设备及其制造方法
公开(公告)号：TW200707646A
公开(公告)日：2007-02-16
申请号：TW095122398
申请日：2006-06-22
申请人：瑞薩科技股份有限公司 RENESAS TECHNOLOGY CORP.
发明人：堀田勝彥 , 世原鄉子 , 早水太一 , 河野祐一
IPC分类号： H01L
CPC分类号： H01L21/76832 , H01L21/76801 , H01L21/76808 , H01L23/5258 , H01L23/53238 , H01L23/53295 , H01L27/10 , H01L2224/13
摘要：本發明可提高具有藉由金屬鑲嵌(Damascene)法而形成之熔絲之半導體積體電路裝置之可靠性。其係在第四層布線54及熔絲55之上層堆積障壁絕緣膜56與層間絕緣膜57。障壁絕緣膜56係防止銅擴散用之絕緣膜,且與下層之障壁絕緣膜44相同,係由以電漿CVD法堆積之SiCN膜而構成。覆蓋熔絲55之障壁絕緣膜56之膜厚比下層之障壁絕緣膜44大,熔絲55之耐濕性提高。
简体摘要：本发明可提高具有借由金属镶嵌(Damascene)法而形成之熔丝之半导体集成电路设备之可靠性。其系在第四层布线54及熔丝55之上层堆积障壁绝缘膜56与层间绝缘膜57。障壁绝缘膜56系防止铜扩散用之绝缘膜,且与下层之障壁绝缘膜44相同,系由以等离子CVD法堆积之SiCN膜而构成。覆盖熔丝55之障壁绝缘膜56之膜厚比下层之障壁绝缘膜44大,熔丝55之耐湿性提高。

20. 发明专利

TWI248634B 固態影像感應設備及其製造方法 SOLID-STATE IMAGE SENSING APPARATUS AND METHOD OF MANUFACTURING THE SAME 有权
简体标题：固态影像感应设备及其制造方法 SOLID-STATE IMAGE SENSING APPARATUS AND METHOD OF MANUFACTURING THE SAME
公开(公告)号：TWI248634B
公开(公告)日：2006-02-01
申请号：TW093114787
申请日：2004-05-25
申请人：佳能股份有限公司 CANON KABUSHIKI KAISHA
发明人：關口芳信 SEKIGUCHI, YOSHINOBU , 米原隆夫 YONEHARA, TAKAO
IPC分类号： H01L
CPC分类号： H01L21/00 , H01L27/10 , H01L27/14632 , H01L27/14634 , H01L27/1464 , H01L27/14687
摘要：本案提供一具有三維結構之固態影像感應設備，其製程可以簡化。提供了一固態感應設備，其係由黏結一第一構件(104)及一第二構件(108)形成。第一構件(104)具有一第一面，在第一構件(104)及第二構件(108)之黏結介面一側上；及一第二面，在該黏結介面之相反側上。該第二構件(108)具有一第三面，在該黏結介面側上及一第四面在黏結介面之相反側上。該第一構件(104)包含光電轉換元件(105)，其係在第一構件(104)被黏結至第二構件(108)前，形成在該第一面上。該第二構件(108)包含電路元件(106)，其係在黏結前形成在該第三面上。
简体摘要：本案提供一具有三维结构之固态影像感应设备，其制程可以简化。提供了一固态感应设备，其系由黏结一第一构件(104)及一第二构件(108)形成。第一构件(104)具有一第一面，在第一构件(104)及第二构件(108)之黏结界面一侧上；及一第二面，在该黏结界面之相反侧上。该第二构件(108)具有一第三面，在该黏结界面侧上及一第四面在黏结界面之相反侧上。该第一构件(104)包含光电转换组件(105)，其系在第一构件(104)被黏结至第二构件(108)前，形成在该第一面上。该第二构件(108)包含电路组件(106)，其系在黏结前形成在该第三面上。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式