专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

101. 发明专利

TW501206B 埋入式帶狀擴散區的製造方法有权
简体标题：埋入式带状扩散区的制造方法
公开(公告)号：TW501206B
公开(公告)日：2002-09-01
申请号：TW090124373
申请日：2001-10-03
申请人：茂德科技股份有限公司
发明人：鍾朝喜 , 王曉 , 廖宏魁
IPC分类号： H01L
CPC分类号： H01L27/10867 , H01L21/743
摘要：一種埋入式帶狀擴散區的製造方法，其係首先提供一基底，其中基底中已形成有一溝渠式電容器，在未形成有溝渠式電容器之基底上方係覆蓋有一罩幕層，且溝渠式電容器頂部之兩側邊係暴露出部分基底。接著，利用一氣相摻雜製程以在溝渠式電容器頂部之一側邊的基底中形成一摻雜區。之後，在罩幕層與溝渠式電容器之表面形成一共形阻障層，覆蓋住摻雜區之表面，並且在溝渠式電容器之頂部填入一導電層。之後，進行一回火製程，以使摻雜區形成一埋入式帶狀擴散區。再將基底上方之共形阻障層與罩幕層去除。
简体摘要：一种埋入式带状扩散区的制造方法，其系首先提供一基底，其中基底中已形成有一沟渠式电容器，在未形成有沟渠式电容器之基底上方系覆盖有一罩幕层，且沟渠式电容器顶部之两侧边系暴露出部分基底。接着，利用一气相掺杂制程以在沟渠式电容器顶部之一侧边的基底中形成一掺杂区。之后，在罩幕层与沟渠式电容器之表面形成一共形阻障层，覆盖住掺杂区之表面，并且在沟渠式电容器之顶部填入一导电层。之后，进行一回火制程，以使掺杂区形成一埋入式带状扩散区。再将基底上方之共形阻障层与罩幕层去除。

102. 发明专利

TW497155B 矽磊晶晶圓之製造方法及矽磊晶晶圓失效
简体标题：硅磊晶晶圆之制造方法及硅磊晶晶圆
公开(公告)号：TW497155B
公开(公告)日：2002-08-01
申请号：TW089123741
申请日：2000-11-09
申请人：信越半導體股份有限公司
发明人：江原幸治 , 大瀨廣樹 , 笠原裕夫
IPC分类号： H01L
CPC分类号： H01L21/26513 , H01L21/324 , H01L21/3247 , H01L21/743 , H01L29/0821 , H01L29/66272 , H01L29/66712 , H01L29/732 , H01L29/7809
摘要：藉由在氫環境氣氛中進行作為離子注入後之結晶回復的熱處理，即使未進行植入前氧化處理，仍可極有效地抑制對離子注入層71，72之面粗化的發生。於是，在其有埋入離子注入層71'，72'之磊晶晶圓之製造方法中，可實現植入前氧化處理的省略、乃至僅以光阻膜當作光罩64來使用之離子注入。因可排除對於包含植入前氧化之磊晶層3的積極的氧化膜形成處理，於是加入埋入離子注入層71'，72'之熱經歷的次數減少，可有效地抑制橫方向擴散。又，由於無須氧化膜之形成/去除，乃可大幅地減少磊晶晶圓之製造上的製程數目。
简体摘要：借由在氢环境气氛中进行作为离子注入后之结晶回复的热处理，即使未进行植入前氧化处理，仍可极有效地抑制对离子注入层71，72之面粗化的发生。于是，在其有埋入离子注入层71'，72'之磊晶晶圆之制造方法中，可实现植入前氧化处理的省略、乃至仅以光阻膜当作光罩64来使用之离子注入。因可排除对于包含植入前氧化之磊晶层3的积极的氧化膜形成处理，于是加入埋入离子注入层71'，72'之热经历的次数减少，可有效地抑制横方向扩散。又，由于无须氧化膜之形成/去除，乃可大幅地减少磊晶晶圆之制造上的制程数目。

103. 发明专利

TW463290B 以STI製程使SOI(絕緣體外延矽)晶圓上之基材接點整合之方法失效
简体标题：以STI制程使SOI(绝缘体外延硅)晶圆上之基材接点集成之方法
公开(公告)号：TW463290B
公开(公告)日：2001-11-11
申请号：TW088122753
申请日：1999-12-23
申请人：萬國商業機器公司
发明人：阿土爾艾梅拉 , 艾芬迪里歐斑東 , 維納勞斯許 , 多明尼克J.史平斯 , 加凡G.夏西地
IPC分类号： H01L
CPC分类号： H01L23/585 , H01L21/743 , H01L21/76264 , H01L21/76286 , H01L29/78603 , H01L2924/0002 , H01L2924/00
摘要：一種在含有絕緣體外延矽區域之基材上形成基材接點之方法。在此絕緣體外延矽基材上形成淺隔離壕溝。充填此淺隔離壕溝。將光阻沉積於基材上。在基材中形成接點壕溝，經過該已充填之淺隔離壕溝、絕緣體外延矽及此絕緣體外延矽區域下方之矽基材。充填此接點壕溝，其中充填此接點壕溝之材料，係形成對矽基材之接點。
简体摘要：一种在含有绝缘体外延硅区域之基材上形成基材接点之方法。在此绝缘体外延硅基材上形成浅隔离壕沟。充填此浅隔离壕沟。将光阻沉积于基材上。在基材中形成接点壕沟，经过该已充填之浅隔离壕沟、绝缘体外延硅及此绝缘体外延硅区域下方之硅基材。充填此接点壕沟，其中充填此接点壕沟之材料，系形成对硅基材之接点。

104. 发明专利

TW449865B 半導體裝置失效
简体标题：半导体设备
公开(公告)号：TW449865B
公开(公告)日：2001-08-11
申请号：TW089111580
申请日：2000-06-14
申请人：三菱電機股份有限公司
发明人：藤永正人 , 國清辰也
IPC分类号： H01L
CPC分类号： H01L29/402 , H01L21/743 , H01L21/76224 , H01L21/763 , H01L21/823481 , H01L29/407
摘要：本發明提供了一種半導體裝置，它具有在溝槽內帶有導電體的溝槽分離構造，可以控制導電體的電位，減小由穿通引起的洩漏和接合洩漏。溝槽分離構造20，在設在矽基板l內的溝槽內表面上，配置了絕緣膜4;並在該絕緣膜4規定的溝槽空間內的下部，埋入了按大約為×10^20/cm3的濃度，摻入磷的滲雜多晶矽作為導電體3。另外，在溝槽空間的上部，埋入了(例如)矽的氧化物作為絕緣物2。這裏所使用的矽氧化物是由埋入TEOS氧化膜或HDP氧化膜，或介電常數小的SiOF膜形成的。
简体摘要：本发明提供了一种半导体设备，它具有在沟槽内带有导电体的沟槽分离构造，可以控制导电体的电位，减小由穿通引起的泄漏和接合泄漏。沟槽分离构造20，在设在硅基板l内的沟槽内表面上，配置了绝缘膜4;并在该绝缘膜4规定的沟槽空间内的下部，埋入了按大约为×10^20/cm3的浓度，掺入磷的渗杂多晶硅作为导电体3。另外，在沟槽空间的上部，埋入了(例如)硅的氧化物作为绝缘物2。这里所使用的硅氧化物是由埋入TEOS氧化膜或HDP氧化膜，或介电常数小的SiOF膜形成的。

105. 发明专利

TW413951B 薄膜電晶體及其製造方法有权
简体标题：薄膜晶体管及其制造方法
公开(公告)号：TW413951B
公开(公告)日：2000-12-01
申请号：TW088110493
申请日：1999-06-22
申请人：魯森工業技術股份有限公司
发明人：安納斯.多達貝勒普
IPC分类号： H01L
CPC分类号： H01L27/1218 , H01L21/743 , H01L27/1203 , H01L27/1214 , H01L27/283 , H01L29/78681 , H01L51/0036 , H01L51/005 , H01L51/0052 , H01L51/0053 , H01L51/0077 , H01L51/0078 , H01L51/0508 , H01L51/0516 , H01L51/0541 , Y10S438/928
摘要：此說明書說明薄膜電晶體積體電路，其中TFT裝置是具備反相結構的場效電晶體。互聯級在電晶體形成以前產生。此結構導致處理中的撓性增加。反相結構是將傳統半導體場效裝置製造中的污物移除之結果，污物是以單一結晶半導體活性材料啟動裝置製造之需求所致。在反相結構中，活性材料，較佳為有機半導體，於製造序列中最後形成。
简体摘要：此说明书说明薄膜晶体管集成电路，其中TFT设备是具备反相结构的场效应管。互联级在晶体管形成以前产生。此结构导致处理中的挠性增加。反相结构是将传统半导体场效设备制造中的污物移除之结果，污物是以单一结晶半导体活性材料启动设备制造之需求所致。在反相结构中，活性材料，较佳为有机半导体，于制造串行中最后形成。

106. 发明专利

TW329554B 互補式MOS電晶體之製造方法失效
简体标题：互补式MOS晶体管之制造方法
公开(公告)号：TW329554B
公开(公告)日：1998-04-11
申请号：TW085109019
申请日：1996-07-24
申请人：西門斯股份有限公司
发明人：馬汀克博
IPC分类号： H01L
CPC分类号： H01L21/743 , H01L21/823892
摘要：本方法之設計方式是，在一個矽基質(1)中形成場絕緣區域(2)之後以及在閘電極(3)與閘極氧化物(4)的結構化之後，產生一個具有窗口(7)的第一光罩(6)，此窗口界定第一電晶體區域，緊接著在此區域中，藉助植入步驟，首先利用第一導電型之原子來產生槽(10)，然後利用第二導電型原子的植入來產生電晶體的源極和汲極區域(20，21)。緊接著第一光罩被除去，且產生第二光罩(30)，第二光罩界定第二電晶體區域所用的第二窗口(31)，然後在第二電晶體區域中，利用第二導電型原子的植入來產生第二槽(33)，且第二電晶體的源極與汲極區域(40，41)利用第一導電型原子的植入來產生。對每一電晶體型式都利用各具一個光罩之區段式植入步驟，則此方法在基本製程中只需要總共四個光罩就足夠。
简体摘要：本方法之设计方式是，在一个硅基质(1)中形成场绝缘区域(2)之后以及在闸电极(3)与闸极氧化物(4)的结构化之后，产生一个具有窗口(7)的第一光罩(6)，此窗口界定第一晶体管区域，紧接着在此区域中，借助植入步骤，首先利用第一导电型之原子来产生槽(10)，然后利用第二导电型原子的植入来产生晶体管的源极和汲极区域(20，21)。紧接着第一光罩被除去，且产生第二光罩(30)，第二光罩界定第二晶体管区域所用的第二窗口(31)，然后在第二晶体管区域中，利用第二导电型原子的植入来产生第二槽(33)，且第二晶体管的源极与汲极区域(40，41)利用第一导电型原子的植入来产生。对每一晶体管型式都利用各具一个光罩之区段式植入步骤，则此方法在基本制程中只需要总共四个光罩就足够。

107. 发明专利

TW201727839A 半導體結構审中-公开
简体标题：半导体结构
公开(公告)号：TW201727839A
公开(公告)日：2017-08-01
申请号：TW105139535
申请日：2016-11-30
申请人：台灣積體電路製造股份有限公司 , TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：呂相欽 , LU, SHIANG CHIN , 吳建志 , WU, CHIEN CHIH , 楊哲勛 , YANG, JER SHIEN , 陳鴻文 , CHEN, HUNG WEN
IPC分类号： H01L23/00 , H01L23/04 , H01L23/34 , H01L23/48
CPC分类号： H01L23/481 , H01L21/3065 , H01L21/743 , H01L21/76831 , H01L21/76864 , H01L21/76898 , H01L23/53228 , H01L23/5329
摘要：一種半導體結構，包含半導體基材、介電層、緩衝層、至少一凹陷以及至少一導體。介電層位於半導體基材上。緩衝層位於半導體基材與介電層之間。凹陷透過介電層及緩衝層而延伸至半導體基材之中，其中在形成凹陷之蝕刻製程中，緩衝層之移除速率為介於半導體基材之移除速率與介電層之移除速率之間。導體位於凹陷內。
简体摘要：一种半导体结构，包含半导体基材、介电层、缓冲层、至少一凹陷以及至少一导体。介电层位于半导体基材上。缓冲层位于半导体基材与介电层之间。凹陷透过介电层及缓冲层而延伸至半导体基材之中，其中在形成凹陷之蚀刻制程中，缓冲层之移除速率为介于半导体基材之移除速率与介电层之移除速率之间。导体位于凹陷内。

108. 发明专利

TW201635397A 形成封裝結構的方法、形成裝置下互連結構的方法及其裝置审中-公开
简体标题：形成封装结构的方法、形成设备下互链接构的方法及其设备
公开(公告)号：TW201635397A
公开(公告)日：2016-10-01
申请号：TW105104934
申请日：2014-03-13
申请人：英特爾股份有限公司 , INTEL CORPORATION
发明人：摩洛派翠克 , MORROW, PATRICK , 尼爾森唐 , NELSON, DON , 韋伯克萊爾 , WEBB, CLAIR M. , 全箕玟 , JUN, KIMIN , 孫一碩 , SON, IL-SEOK
IPC分类号： H01L21/50 , H01L23/538
CPC分类号： H01L23/535 , H01L21/2007 , H01L21/743 , H01L23/50 , H01L23/522 , H01L23/5286 , H01L24/18 , H01L27/1207
摘要：本發明說明形成裝置下微電子互連結構之方法。該些方法及結構可包括於第一基板中形成裝置層，於第二基板中形成至少一路由層，且接著耦接該第一基板與該第二基板，其中，該第一基板黏合至該第二基板。
简体摘要：本发明说明形成设备下微电子互链接构之方法。该些方法及结构可包括于第一基板中形成设备层，于第二基板中形成至少一路由层，且接着耦接该第一基板与该第二基板，其中，该第一基板黏合至该第二基板。

109. 发明专利

TW201628126A 凹部之充填方法及處理裝置审中-公开
简体标题：凹部之充填方法及处理设备
公开(公告)号：TW201628126A
公开(公告)日：2016-08-01
申请号：TW104135018
申请日：2015-10-26
申请人：東京威力科創股份有限公司 , TOKYO ELECTRON LIMITED
发明人：鈴木大介 , SUZUKI, DAISUKE , 千葉洋一郎 , CHIBA, YOUICHIROU , 山田匠 , YAMADA, TAKUMI
IPC分类号： H01L21/768 , C30B1/02 , H01L21/306 , C30B29/06 , H01L21/02 , H01L21/285 , H01L21/324
CPC分类号： H01L21/28525 , C23C16/045 , C30B1/023 , C30B29/06 , C30B29/08 , H01L21/0243 , H01L21/0245 , H01L21/02532 , H01L21/02576 , H01L21/02579 , H01L21/0262 , H01L21/28556 , H01L21/324 , H01L21/743 , H01L21/76843 , H01L21/76876 , H01L21/76879
摘要：於一實施形態之方法，係沿著半導體基板中界定有凹部之壁面，形成半導體材料之第1薄膜。接著，藉由在設定為第1壓力之容器內將被處理體退火，而在不移動第1薄膜的情況下，沿著半導體基板中界定有凹部之壁面，形成使第1薄膜之半導體材料結晶化而設置之磊晶區域。接著，沿著界定有該凹部之壁面，形成半導體材料之第2薄膜。接著，藉由在設定為低於第1壓力之第2壓力的容器內將被處理體退火，進一步地形成使朝向凹部之底部移動之第2薄膜之該半導體材料結晶化而設置之磊晶區域。
简体摘要：于一实施形态之方法，系沿着半导体基板中界定有凹部之壁面，形成半导体材料之第1薄膜。接着，借由在设置为第1压力之容器内将被处理体退火，而在不移动第1薄膜的情况下，沿着半导体基板中界定有凹部之壁面，形成使第1薄膜之半导体材料结晶化而设置之磊晶区域。接着，沿着界定有该凹部之壁面，形成半导体材料之第2薄膜。接着，借由在设置为低于第1压力之第2压力的容器内将被处理体退火，进一步地形成使朝向凹部之底部移动之第2薄膜之该半导体材料结晶化而设置之磊晶区域。

110. 发明专利

TWI532106B 形成封裝結構的方法、形成裝置下互連結構的方法及其裝置有权
简体标题：形成封装结构的方法、形成设备下互链接构的方法及其设备
公开(公告)号：TWI532106B
公开(公告)日：2016-05-01
申请号：TW103109088
申请日：2014-03-13
申请人：英特爾股份有限公司 , INTEL CORPORATION
发明人：摩洛派翠克 , MORROW, PATRICK , 尼爾森唐 , NELSON, DON , 韋伯克萊爾 , WEBB, CLAIR M. , 全箕玟 , JUN, KIMIN , 孫一碩 , SON, IL-SEOK
IPC分类号： H01L21/50 , H01L23/12
CPC分类号： H01L23/535 , H01L21/2007 , H01L21/743 , H01L23/50 , H01L23/522 , H01L23/5286 , H01L24/18 , H01L27/1207

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式