专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TWI514376B 三維堆疊式半導體積體電路有权
简体标题：三维堆栈式半导体集成电路
公开(公告)号：TWI514376B
公开(公告)日：2015-12-21
申请号：TW100101768
申请日：2011-01-18
申请人：海力士半導體股份有限公司 , HYNIX SEMICONDUCTOR INC.
发明人：尹泰植 , YUN, TAE-SIK , 丘泳埈 , KU, YOUNG-JUN
IPC分类号： G11C11/4063 , H01L23/48 , H01L27/02
CPC分类号： H01L25/18 , G11C5/02 , G11C5/06 , H01L2225/06544 , H01L2924/0002 , H01L2924/00

2. 发明专利

TW201034024A 半導體記憶裝置 SEMICONDUCTOR MEMORY APPARATUS 审中-公开
简体标题：半导体记忆设备 SEMICONDUCTOR MEMORY APPARATUS
公开(公告)号：TW201034024A
公开(公告)日：2010-09-16
申请号：TW098125435
申请日：2009-07-28
申请人：海力士半導體股份有限公司
发明人：尹泰植 , 李康說
IPC分类号： G11C
CPC分类号： G11C8/18
摘要：一種半導體記憶裝置包括一列路徑啟動單元，其配置來根據一已接收位址及啟動命令來產生一線連接控制訊號。該半導體記憶裝置也包括一格陣列電路單元，該格陣列電路單元包括用來將在一格區塊中之一第一輸入/輸出線與延伸至該格區塊外側之一第二輸入/輸出線的一輸入/輸出線開關。該格陣列也包括一位元線開關，其用來將一位元線配對彼此連接。該輸入/輸出線開關及該位元線開關進一步以來自該列路徑啟動單元之線連接控制訊號來控制。
简体摘要：一种半导体记忆设备包括一列路径启动单元，其配置来根据一已接收位址及启动命令来产生一线连接控制信号。该半导体记忆设备也包括一格数组电路单元，该格数组电路单元包括用来将在一格区块中之一第一输入/输出线与延伸至该格区块外侧之一第二输入/输出线的一输入/输出线开关。该格数组也包括一比特线开关，其用来将一比特线配对彼此连接。该输入/输出线开关及该比特线开关进一步以来自该列路径启动单元之线连接控制信号来控制。

3. 发明专利

TWI522636B 半導體裝置之測試模式控制電路及其控制方法有权
简体标题：半导体设备之测试模式控制电路及其控制方法
公开(公告)号：TWI522636B
公开(公告)日：2016-02-21
申请号：TW100129239
申请日：2011-08-16
申请人：海力士半導體股份有限公司 , HYNIX SEMICONDUCTOR INC.
发明人：尹泰植 , YUN, TAE-SIK , 李鍾天 , LEE, JONG-CHERN
IPC分类号： G01R31/319
CPC分类号： G01R31/31724 , G11C29/14 , G11C29/46 , G11C29/78 , G11C29/802

4. 发明专利

TW201221983A 半導體裝置之測試模式控制電路及其控制方法 TEST MODE CONTROL CIRCUIT OF SEMICONDUCTOR APPARATUS AND CONTROL METHOD THEREOF 审中-公开
简体标题：半导体设备之测试模式控制电路及其控制方法 TEST MODE CONTROL CIRCUIT OF SEMICONDUCTOR APPARATUS AND CONTROL METHOD THEREOF
公开(公告)号：TW201221983A
公开(公告)日：2012-06-01
申请号：TW100129239
申请日：2011-08-16
申请人：海力士半導體股份有限公司
发明人：尹泰植 , 李鍾天
IPC分类号： G01R
CPC分类号： G01R31/31724 , G11C29/14 , G11C29/46 , G11C29/78 , G11C29/802
摘要：本發明揭示一種半導體裝置之測試模式控制電路與相關方法的多種具體實施例。在一示例性具體實施例中,該測試模式控制電路可包括:一測試模式控制區塊,其配置成回應於依序輸入的一第一位址信號組與一第二位址信號組而產生複數控制信號組;一測試模式傳送區塊,其配置成傳送根據複數控制信號組的結合所產生的複數測試模式信號至半導體裝置的複數電路區塊;及複數全域線,其配置成傳輸複數控制信號組至測試模式傳送區塊。
简体摘要：本发明揭示一种半导体设备之测试模式控制电路与相关方法的多种具体实施例。在一示例性具体实施例中,该测试模式控制电路可包括:一测试模式控制区块,其配置成回应于依序输入的一第一位址信号组与一第二位址信号组而产生复数控制信号组;一测试模式发送区块,其配置成发送根据复数控制信号组的结合所产生的复数测试模式信号至半导体设备的复数电路区块;及复数全域线,其配置成传输复数控制信号组至测试模式发送区块。

5. 发明专利

TWI489473B 半導體記憶體裝置與其測試方法有权
简体标题：半导体内存设备与其测试方法
公开(公告)号：TWI489473B
公开(公告)日：2015-06-21
申请号：TW100101765
申请日：2011-01-18
申请人：海力士半導體股份有限公司 , HYNIX SEMICONDUCTOR INC.
发明人：尹泰植 , YUN, TAE-SIK , 李炯東 , LEE, HYUNG-DONG , 崔俊基 , CHOI, JUN-GI , 邊相鎮 , BYEON, SANG-JIN , 辛尚勳 , SHIN, SANG-HOON
IPC分类号： G11C29/08 , G06F1/12
CPC分类号： G11C7/22 , G11C7/222 , G11C29/006 , G11C29/023

6. 发明专利

TWI416537B 半導體記憶體裝置和其字線驅動方法有权
简体标题：半导体内存设备和其字线驱动方法
公开(公告)号：TWI416537B
公开(公告)日：2013-11-21
申请号：TW098101247
申请日：2009-01-14
申请人：海力士半導體股份有限公司 , HYNIX SEMICONDUCTOR INC.
发明人：尹泰植 , YUN, TAE-SIK , 李康設 , LEE, KANG-SEOL
IPC分类号： G11C8/08
CPC分类号： G11C8/10 , G11C8/08

7. 发明专利

TWI383402B 包含輸出驅動器之半導體記憶體裝置失效
简体标题：包含输出驱动器之半导体内存设备
公开(公告)号：TWI383402B
公开(公告)日：2013-01-21
申请号：TW097101013
申请日：2008-01-10
申请人：海力士半導體股份有限公司 , HYNIX SEMICONDUCTOR INC.
发明人：尹泰植 , YUN, TAE-SIK
IPC分类号： G11C7/12 , G11C7/00
CPC分类号： G11C7/1051 , G11C7/1057 , G11C7/106 , H03K5/04 , H03K19/018585

8. 发明专利

TWI485715B 半導體記憶裝置有权
简体标题：半导体记忆设备
公开(公告)号：TWI485715B
公开(公告)日：2015-05-21
申请号：TW098125435
申请日：2009-07-28
申请人：海力士半導體股份有限公司 , HYNIX SEMICONDUCTOR INC.
发明人：尹泰植 , YUN, TAE SIK , 李康說 , LEE, KANG SEOL
IPC分类号： G11C7/10 , G11C8/12
CPC分类号： G11C8/18

9. 发明专利

TW201234368A 三維堆疊式半導體積體電路 THREE-DIMENSIONAL STACKED SEMICONDUCTOR INTEGRATED CIRCUIT 审中-公开
简体标题：三维堆栈式半导体集成电路 THREE-DIMENSIONAL STACKED SEMICONDUCTOR INTEGRATED CIRCUIT
公开(公告)号：TW201234368A
公开(公告)日：2012-08-16
申请号：TW100101768
申请日：2011-01-18
申请人：海力士半導體股份有限公司
发明人：尹泰植 , 丘泳埈
IPC分类号： G11C , H01L
CPC分类号： H01L25/18 , G11C5/02 , G11C5/06 , H01L2225/06544 , H01L2924/0002 , H01L2924/00
摘要：本發明揭示一種三維堆疊式半導體積體電路之多種具體實施例。在一示例性具體實施例中,該電路可以包括一主控片層、複數從屬片層與用於連接該主控片層至該等複數從屬片層之複數矽穿孔(TSVs,Through Silicon Vias)。該等複數矽穿孔中至少一者可配置成由該主控片層傳送一作業控制信號至該等複數從屬片層。該等複數矽穿孔中至少一者配置成由該等複數從屬片層所共用。
简体摘要：本发明揭示一种三维堆栈式半导体集成电路之多种具体实施例。在一示例性具体实施例中,该电路可以包括一主控片层、复数从属片层与用于连接该主控片层至该等复数从属片层之复数硅穿孔(TSVs,Through Silicon Vias)。该等复数硅穿孔中至少一者可配置成由该主控片层发送一作业控制信号至该等复数从属片层。该等复数硅穿孔中至少一者配置成由该等复数从属片层所共享。

10. 发明专利

TW201212034A 半導體記憶體裝置與其測試方法 SEMICONDUCTOR MEMORY APPARATUS AND TEST METHOD THEREOF 审中-公开
简体标题：半导体内存设备与其测试方法 SEMICONDUCTOR MEMORY APPARATUS AND TEST METHOD THEREOF
公开(公告)号：TW201212034A
公开(公告)日：2012-03-16
申请号：TW100101765
申请日：2011-01-18
申请人：海力士半導體股份有限公司
发明人：尹泰植 , 李炯東 , 崔俊基 , 邊相鎮 , 辛尚勳
IPC分类号： G11C , G06F
CPC分类号： G11C7/22 , G11C7/222 , G11C29/006 , G11C29/023
摘要：本發明提供一種半導體記憶體裝置，其包括一時脈控制單元，其配置成當一致能信號被啟動時接收一第一時脈，並產生一第二時脈，其循環的長度要比該第一時脈更靠近一目標時脈循環；一DLL(“Delay-locked loop”，延遲鎖定迴路)輸入時脈產生單元，其配置成根據一DLL選擇信號輸出該第一時脈與該第二時脈其中之一做為一DLL輸入時脈；以及一AC(“Address/Command”，位址/命令)輸入時脈產生單元，其配置成根據該致能信號輸出該第一時脈與該第二時脈其中之一做為一AC輸入時脈。
简体摘要：本发明提供一种半导体内存设备，其包括一时脉控制单元，其配置成当一致能信号被启动时接收一第一时脉，并产生一第二时脉，其循环的长度要比该第一时脉更靠近一目标时脉循环；一DLL(“Delay-locked loop”，延迟锁定回路)输入时脉产生单元，其配置成根据一DLL选择信号输出该第一时脉与该第二时脉其中之一做为一DLL输入时脉；以及一AC(“Address/Command”，位址/命令)输入时脉产生单元，其配置成根据该致能信号输出该第一时脉与该第二时脉其中之一做为一AC输入时脉。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式