会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 6. 发明授权
    • 비휘발성 메모리
    • 非易失性存储器
    • KR101719299B1
    • 2017-03-23
    • KR1020100129599
    • 2010-12-17
    • 에스케이하이닉스 주식회사
    • 김민수
    • G11C16/26G11C16/32G11C16/10G11C8/04
    • G11C16/26G11C16/32
    • 본발명에따른비휘발성메모리는, 다수의제1페이지버퍼를포함하는제1뱅크; 다수의제2페이지버퍼를포함하는제2뱅크; 및리드구간에서활성화시점이전에는클럭에응답하여상기제1어드레스와상기제2어드레스를카운팅하고, 상기활성화시점이후에는뱅크어드레스에응답하여상기제1어드레스와상기제2어드레스를카운팅하는어드레스카운팅부를포함하고, 상기제1어드레스에응답하여상기다수의제1페이지버퍼의데이터가순차적으로출력되고, 상기제2어드레스에응답하여상기다수의제2페이지버퍼의데이터가순차적으로출력된다.
    • 所述的非易失性存储器,包括在根据本发明的第一多个页面缓冲器的第一堤岸; 第二库包括多个第二页面缓冲器; 在先前的激活时间和提前期,响应于所述第一地址与所述第一的时钟和计数所述第二地址,其后的激活时间,响应于所述第一地址的存储体地址和地址的用于计数所述第二地址计数所述第二部分 且包括,响应于所述第一地址和数据在第一页缓冲器的数量是按顺序输出,响应于所述多个第二页缓冲器的该第二地址数据被依次输出。
    • 7. 发明公开
    • 다양한 형태의 디스플레이 장치에 적용 가능한 반도체 메모리 디바이스
    • 适用于多种显示设备的半导体存储器件
    • KR1020170028021A
    • 2017-03-13
    • KR1020150124769
    • 2015-09-03
    • 주식회사 제주반도체
    • 박민철
    • G11C8/06G11C8/08G11C8/18G11C8/04G11C7/10
    • G09G5/393G06T1/60G09G3/2096G09G5/005G09G5/42G09G2360/18G11C7/12G11C8/10
    • 다양한형태의디스플레이장치에적용가능한반도체메모리디바이스가게시된다. 본발명의반도체메모리디바이스는메모리어레이; 상기메모리어레이의워드라인을선택하여구동하는로우선택블락; 상기데이터라인의상기영상데이터를입출력하도록구동되는칼럼선택블락; 최종로우어드레스및 최종칼럼어드레스로저장하는최종어드레스저장블락; 및선택로우어드레스및 선택칼럼어드레스를발생하는선택어드레스발생블락을구비한다. 상기와같은구성의본 발명의반도체메모리디바이스에서는, 화면영상의주사방향이자유롭게선택될수 있으며, 영상데이터가 1개의게이트라인즉, 소스라인의수에대응하는단위로메모리어레이에저장된다. 그러므로, 본발명의반도체메모리디바이스는화면영상의주사방향및 소스라인의수의측면에서다양한형태의디스플레이장치에적용가능하다. 또한, 본발명의반도체메모리디바이스를적용하는디스플레이장치의어셈블리(assembly) 작업시에, 레이아웃면적, 소모전력, 어셈블리비용등이현저히감소된다.
    • 存储装置包括用于选择存储器阵列的字线的行选择单元,用于选择存储器阵列的数据线的列选择单元,用于存储最后行地址和最后列地址的最后地址存储单元,以及选择 地址产生单元,用于提供行选择地址和列选择地址以选择字线和数据线。 在存储器装置中,基于第一和最后一行地址,第一列和最后一列地址,行区地址和列选择地址确定起始行和列地址,并且基于与图像数据注入相对应的方向向前或向后计数 存储器件提供图像数据的显示面板中的方向。
    • 9. 发明公开
    • 휘발성 메모리 셀프 디프레쉬
    • 挥霍记忆自我
    • KR1020160049458A
    • 2016-05-09
    • KR1020150140530
    • 2015-10-06
    • 삼성전자주식회사
    • 구즈,즈비인,리앙
    • G11C11/406G11C11/4063G11C11/408G11C7/10G11C8/04
    • G11C11/4078G11C11/4072G11C11/4091G11C11/4094
    • 본발명에따른실시예는데이터를저장하기위한멀티플행들및/또는뱅크들을구비하는메모리셀 어레이를포함하는휘발성메모리장치를포함한다. 메모리장치는상기메모리셀 어레이에연결된어드레스디코더를포함할수 있다. 메모리장치는상기어드레스디코더에연결된컨트롤로직부를포함할수 있다. 상기컨트롤로직부는, 상기메모리셀 어레이로부터데이터를클리닝하기위해, 활성화커맨드에의해상기복수의행들각각에대한행 프리차아지타임및/또는행 액티브타임을의도적으로위반하도록구성된디프레쉬로직부를포함할수 있다. 메모리데이터는상기위반들에응답하여상기메모리셀 어레이로부터클리닝될수 있다.
    • 本发明的实施例涉及一种易失性存储器件,其包括存储单元阵列,其包括用于存储数据的存储体和/或多行。 存储器件可以包括连接到存储器单元阵列的地址解码器。 存储器件可以包括连接到地址解码器的控制逻辑部分。 控制逻辑部分可以包括配置为通过激活命令有意地违反行的每个行的行活动时间和/或行预充电时间的清除逻辑部分,以清理来自存储器单元阵列的数据。 可以根据暴力从存储单元阵列清除存储器数据。
    • 10. 发明公开
    • 카운터 회로 및 그를 포함하는 반도체 장치
    • 计数器电路和半导体器件包括它们
    • KR1020150041393A
    • 2015-04-16
    • KR1020130119852
    • 2013-10-08
    • 에스케이하이닉스 주식회사
    • 가동윤
    • G11C8/04
    • H03K21/00G11C29/18H03K21/023
    • 반도체설계기술에관한것으로, 더욱상세하게는카운팅제어방법에관한카운터회로및 그를포함하는반도체장치를제공하는것으로, 하위비트를생성하는하위카운트신호생성부; 상위비트를생성하는상위카운트신호생성부; 제어신호에응답하여순방향루트와역방향루트를제공하는제어부를포함하고, 상기순방향루트시에는상기하위비트에응답하여상기상위비트를생성하고, 상기역방향루트시에는상기상위비트에응답하여상기하위비트를생성하는카운트회로를포함할수 있다.
    • 本发明涉及一种半导体设计技术,更具体地,涉及一种与计数控制方法相关联的计数器电路,以及包括该计数器电路的半导体器件。 根据本发明的计数器电路包括:低阶计数信号生成单元,被配置为生成最低有效位; 高阶计数信号生成单元,被配置为生成最高有效位; 以及控制单元,被配置为响应于控制信号提供前向路由和后向路由。 根据计数器电路,在正向路由的情况下响应于最低有效位产生最高有效位,并且在后向路由的情况下响应于最高有效位产生最低有效位。