专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR102362775B1 메모리 검사 장비 有权
公开(公告)号：KR102362775B1
公开(公告)日：2022-02-14
申请号：KR1020200145705
申请日：2020-11-04
IPC分类号： G11C29/12 , G11C29/14 , G11C29/48
摘要： 메모리검사장비가개시된다. 본발명은, 검사대상메모리장치가각각결합되는복수의결합포트, 복수의결합포트에각각결합되는복수의메모리장치에인가되는전원을개별적으로제어하는제어부, 및제어부에의해전원이인가된메모리장치가결합된결합포트를인식하는연산부를구비한다. 본발명에따르면, 복수의메모리장치에대한검사를함께진행하는경우에검사장비가각각할당한포트채널에대응되는메모리장치를작업자가구분할수 있게된다.

2. 发明授权

KR102265220B1 컨트롤러, 반도체 메모리 시스템 및 그것의 동작 방법 有权
公开(公告)号：KR102265220B1
公开(公告)日：2021-06-09
申请号：KR1020150032598
申请日：2015-03-09
申请人： 에스케이하이닉스 주식회사
发明人： 전명운
IPC分类号： G11C29/42 , G11C29/12 , G11C16/26 , G11C29/02 , G11C29/14 , G11C29/50

3. 发明授权

KR101998815B1 반도체 메모리 장치 및 그의 테스트 방법 有权
公开(公告)号：KR101998815B1
公开(公告)日：2019-07-10
申请号：KR1020120128958
申请日：2012-11-14
申请人： 에스케이하이닉스 주식회사
发明人： 구기봉
IPC分类号： G11C29/00 , G11C29/14 , G11C8/12

4. 发明公开

KR20180014076A 플래시 메모리 시스템에 대한 저전력 동작 审中-公开
标题翻译：低功耗闪存系统
公开(公告)号：KR20180014076A
公开(公告)日：2018-02-07
申请号：KR20177037697
申请日：2016-04-26
IPC分类号： G11C16/30 , G11C8/10 , G11C16/08 , G11C16/10 , G11C16/28 , G11C16/32 , G11C29/14
CPC分类号： G11C16/30 , G11C5/14 , G11C8/10 , G11C16/08 , G11C16/10 , G11C16/28 , G11C16/32 , G11C29/14 , G11C2207/2227
摘要： 본발명은플래시메모리시스템에서의저전력동작을위한회로및 방법에관한것이다. 선택디코딩회로경로의개시되는실시예들에서, 풀업및 풀다운회로들은절전또는셧다운모드동안의소정출력노드들에서의값들을저장하는데 사용되며, 이러한모드는그 값들을여전히유지하면서주 전원이셧다운되게한다.
摘要翻译：本发明涉及用于闪存系统中的低功率操作的电路和方法。在该选择的译码电路路径的开始实施例中，上拉和下拉电路可用于存储睡眠或关闭模式值时的eseoui一定的输出节点，该模式允许主电源关闭，同时仍然保持的值。

5. 发明授权

KR101793368B1 비휘발성 메모리에서의 오류를 검출 및 정정하기 위한 방법 및 시스템 有权
标题翻译：用于检测和纠正非易失性存储器中的错误的方法和系统
公开(公告)号：KR101793368B1
公开(公告)日：2017-11-02
申请号：KR1020160034301
申请日：2016-03-22
申请人： 윈본드 일렉트로닉스 코포레이션
发明人： 리엔,췐-더 , 쉬에,밍-후웨이 , 린,치-슌엘버트
IPC分类号： G11C29/42 , G06F11/10 , G11C13/00 , G11C29/14
CPC分类号： G06F11/1068 , G06F11/1048 , G11C7/04 , G11C11/005 , G11C13/0004 , G11C13/0033 , G11C29/24 , G11C29/42 , G11C29/44 , G11C29/50004 , G11C29/52 , G11C2029/0407 , G11C2029/0411
摘要： 메모리시스템은데이터및 오류정정코드(ECC) 비트를저장하도록구성된저항성비휘발성메모리어레이및 메모리컨트롤러를포함한다. 메모리컨트롤러는저장된룩-어헤드비트중 오류의수를검출하고, 룩-어헤드비트오류의수를비트오류의임계수와비교하고, 룩-어헤드비트오류의수가임계치와같거나초과하면저항성비휘발성메모리어레이에저장된데이터및 룩-어헤드비트의강한리프레시를수행하고, 그리고룩-어헤드비트오류의수가임계치보다더 적으면데이터비트오류를갖는저장된데이터의유닛및 룩-어헤드비트오류를갖는룩-어헤드비트만을리프레시함으로써데이터및 룩-어헤드비트의약한리프레시를수행하도록구성된다.
摘要翻译：存储器系统包括电阻式非易失性存储器阵列和被配置为存储数据和纠错码（ECC）位的存储器控制器。存储器控制器检测所存储的预见位中的错误的数量，将预见位错误的数量与阈值数量的位错误进行比较，并且如果预见位错误的数量等于或超过阈值，对存储在易失性存储器阵列和超前位中的数据执行强烈的刷新，并且如果超前位错误的数量小于阈值，则存储的数据单元具有数据位错误，通过只刷新具有预读位的预读位，执行数据和预读位的弱刷新。

6. 发明授权

KR101705589B1 테스트 효율이 향상되는 반도체 메모리 장치 有权
标题翻译：半导体存储器件提高了测试效率
公开(公告)号：KR101705589B1
公开(公告)日：2017-04-04
申请号：KR1020150045374
申请日：2015-03-31
申请人： (주)피델릭스 , (주)니모스텍
发明人： 김용운
IPC分类号： G11C29/10 , G11C29/56 , G11C29/02 , G11C29/12 , G11C29/14
摘要： 테스트효율이향상되는반도체메모리장치가게시된다. 본발명의반도체메모리장치는메모리블락; 클락신호에동기되어, 상기메모리블락에대한테스트를수행하여제1 내지제n(여기서, n은 2 이상의자연수) 테스트데이터를패러럴(parrallel)로발생하도록구동되는테스트구동블락; 및상기클락신호에동기되어상기제1 내지제n 테스트데이터를확인하는확인출력블락으로서, 상기제1 내지제n 테스트데이터가모두양호정보일때, 테스트핀을통하여패스데이터를제공하는상기확인출력블락으로서, 상기제1 내지제n 테스트데이터중의적어도어느하나가불량정보일때, 상기테스트핀을통하여상기제1 내지제n 테스트데이터를시리얼(serial)로제공하는상기확인출력블락을구비한다. 본발명의반도체메모리장치에의하면, 하나의테스트핀으로도복수개의테스트데이터에대한결과를패러럴로확인할수 있는패러럴테스트가가능함으로써, 전체적으로테스트효율이향상된다.
摘要翻译：公布了具有提高的测试效率的半导体存储器件。本发明的半导体存储器件包括存储块; 在与时钟信号同步地，存储器来执行块上的测试第一至其被驱动以产生测试数据（其中，n为自然数等于或大于2）的平行（parrallel）第n个测试驱动块; 并且通过第一到第n验证输出块，以提供与时钟信号同步的数据的路径作为确认输出块，使所述测试数据，第一至第n个测试数据时都好信息，检测针以及确认输出模块，用于当第一测试数据至第n测试数据中的至少一个是缺陷信息时通过测试引脚串行地提供第一至第n测试数据。根据本发明的半导体存储装置，通过并行测试是检查在平行的结果到多个测试针eurodo可能的测试的数据，从而提高了测试的整体效率。

7. 发明公开

KR1020160116931A 테스트 효율이 향상되는 반도체 메모리 장치 有权
标题翻译：半导体存储器件提高测试效率
公开(公告)号：KR1020160116931A
公开(公告)日：2016-10-10
申请号：KR1020150045374
申请日：2015-03-31
申请人： (주)피델릭스 , (주)니모스텍
发明人： 김용운
IPC分类号： G11C29/10 , G11C29/56 , G11C29/02 , G11C29/12 , G11C29/14
摘要： 테스트효율이향상되는반도체메모리장치가게시된다. 본발명의반도체메모리장치는메모리블락; 클락신호에동기되어, 상기메모리블락에대한테스트를수행하여제1 내지제n(여기서, n은 2 이상의자연수) 테스트데이터를패러럴(parrallel)로발생하도록구동되는테스트구동블락; 및상기클락신호에동기되어상기제1 내지제n 테스트데이터를확인하는확인출력블락으로서, 상기제1 내지제n 테스트데이터가모두양호정보일때, 테스트핀을통하여패스데이터를제공하는상기확인출력블락으로서, 상기제1 내지제n 테스트데이터중의적어도어느하나가불량정보일때, 상기테스트핀을통하여상기제1 내지제n 테스트데이터를시리얼(serial)로제공하는상기확인출력블락을구비한다. 본발명의반도체메모리장치에의하면, 하나의테스트핀으로도복수개의테스트데이터에대한결과를패러럴로확인할수 있는패러럴테스트가가능함으로써, 전체적으로테스트효율이향상된다.

8. 发明公开

KR1020150055933A 반도체 메모리 장치 및 그것의 동작 방법 审中-实审
标题翻译：半导体存储器件及其工作方法
公开(公告)号：KR1020150055933A
公开(公告)日：2015-05-22
申请号：KR1020130138532
申请日：2013-11-14
申请人： 에스케이하이닉스 주식회사
发明人： 이상규 , 김창근
IPC分类号： G11C29/14 , G11C16/06
CPC分类号： G11C29/76 , G06F11/1666 , G06F11/20 , G11C16/08 , G11C16/10 , G11C16/26 , G11C29/72
摘要： 본발명의실시예에따른반도체메모리장치는보증블록들중 적어도하나가결함성블록인경우에대체신호를인에이블하도록구성되는리페어로직, 외부로부터수신된커맨드가보증블록들중 어느하나에액세스하기위한커맨드일때 보증블록들중 어느하나를선택하기위한보증블록선택어드레스를생성하도록구성되는제어로직, 그리고대체신호가인에이블될때 보증블록선택어드레스를이용하여리던던시블록들중 어느하나를선택하도록구성되는어드레스디코더를포함한다.
摘要翻译：根据本发明的实施例，一种半导体存储器件包括：修复逻辑单元，当至少一个保修块变得有缺陷时，能够进行替换信号; 控制逻辑单元，当从外部接收到的命令是用于访问保修块的命令时，生成保修块选择地址以选择保修块之一; 以及地址解码器，当替换信号被使能时，通过使用保修块选择地址来选择一个冗余块。

9. 发明公开

KR1020150040479A 반도체 장치, 메모리 장치 및 이를 포함하는 시스템 审中-实审
标题翻译：半导体器件，存储器件和包括其的系统
公开(公告)号：KR1020150040479A
公开(公告)日：2015-04-15
申请号：KR1020130119042
申请日：2013-10-07
申请人： 에스케이하이닉스 주식회사
发明人： 이강설 , 정우식 , 정춘석
IPC分类号： G11C29/14 , G11C29/00
CPC分类号： G06F3/0659 , G06F3/0619 , G06F3/0679 , G06F11/00 , G06F13/00 , G11C7/20 , G11C17/16 , G11C29/44 , G11C29/787 , G11C29/802 , G11C2029/4402
摘要： 메모리장치는, 메모리장치의라이트데이터를저장하고저장된데이터를메모리장치의리드데이터로제공하기위한메모리어레이; 메모리장치에필요한정보를저장하는비휘발성메모리; 하나이상의커맨드신호를디코딩해상기라이트데이터를라이트하기위한라이트명령, 상기리드데이터의출력을위한리드명령및 상기비휘발성메모리에저장된정보를출력하기위한정보제공명령을생성하는커맨드디코더; 상기정보제공명령의활성화에응답해상기비휘발성메모리에저장된정보가순차적으로리드될수 있도록제어하는제어부; 및상기정보제공명령의활성화에응답해, 상기비휘발성메모리로부터순차적으로리드된정보를메모리장치외부로출력하는출력부를포함할수 있다.
摘要翻译：存储器件包括存储器件的写入数据的存储器阵列，并且将存储的数据提供给读取数据; 非易失性存储器存储存储器件中所需的信息; 产生用于写入写入数据的光命令的命令解码器，用于输出读取的数据的读取命令和用于通过解码一个或多个命令信号来输出存储在非易失性存储器中的信息的信息提供命令; 对存储在所述非易失性存储器中的信息的控制部分控制，以响应于所述信息提供命令的激活而顺序读取; 以及输出部分，响应于信息提供命令的激活，将从非易失性存储器顺序读取的信息输出到存储器设备的外部。

10. 发明公开

KR1020140088423A 리드-솔로몬 저밀도 패리티 검사 디코더를 포함하는 반도체 메모리 시스템 및 그것의 읽기 방법 审中-实审
标题翻译：包含REED-SOLOMON低密度奇偶校验解码器的半导体存储器系统及其读取方法
公开(公告)号：KR1020140088423A
公开(公告)日：2014-07-10
申请号：KR1020130000283
申请日：2013-01-02
申请人： 삼성전자주식회사
发明人： 김남식 , 황성인 , 이한호
IPC分类号： G11C29/42 , G11C29/14 , G06F11/10
CPC分类号： G11C29/42 , G06F11/1048 , H03M13/1148 , H03M13/1515
摘要： The present invention relates to a semiconductor memory system including an RS-LDPC decoder and a read method thereof. The semiconductor memory system according to an embodiment of the present invention includes: a read data management unit which stores the data read from a memory device; a likelihood value mapping unit which maps likelihood ratio values onto the data output from the read data management unit and outputs the mapped data; and a decoding unit which executes a low-density parity check operation by using a parity check matrix.
摘要翻译：本发明涉及一种包括RS-LDPC解码器及其读取方法的半导体存储器系统。根据本发明的实施例的半导体存储器系统包括：读取数据管理单元，其存储从存储器件读取的数据; 似然值映射单元，其将似然比值映射到从读取数据管理单元输出的数据上，并输出映射数据; 以及解码单元，其通过使用奇偶校验矩阵来执行低密度奇偶校验操作。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式