专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR1019920010851B1 반도체장치 失效
公开(公告)号：KR1019920010851B1
公开(公告)日：1992-12-19
申请号：KR1019890016283
申请日：1989-11-10
申请人： 미쓰비시덴키 가부시키가이샤
发明人： 다가끼히로시
IPC分类号： H01L27/02 , H01L29/78
CPC分类号： H01L27/0251 , Y10S438/91
摘要： 내용 없음.

2. 发明公开

KR1020040081344A 박막 트랜지스터 및 그 제조 방법 有权
标题翻译：薄膜晶体管及其制备方法可以缩短加氢氢化扩散距离
公开(公告)号：KR1020040081344A
公开(公告)日：2004-09-21
申请号：KR1020040016407
申请日：2004-03-11
申请人： 엔엘티 테크놀로지 가부시키가이샤
发明人： 타나카히로아키
IPC分类号： H01L29/786
CPC分类号： H01L29/66757 , H01L29/4908 , H01L29/78675 , Y10S438/91 , Y10S438/958
摘要： PURPOSE: A thin film transistor is provided to shorten a diffusion distance of hydrogen by forming a hydrogen supply layer for diffusing hydrogen to an interface between a polycrystalline silicon thin film and a gate insulation layer in a position between the gate insulation layer and a gate electrode. CONSTITUTION: A polycrystalline silicon thin film(3) has a source region(4) and a drain region(5). A gate electrode(9) is formed on the polycrystalline silicon thin film by interposing a gate insulation layer(7). A hydrogen supply layer(8) is formed between the gate insulation layer and the gate electrode to supply hydrogen to an interface between the polycrystalline silicon thin film and the gate insulation layer.
摘要翻译：目的：提供一种薄膜晶体管，通过在栅极绝缘层和栅电极之间的位置形成用于将氢扩散到多晶硅薄膜和栅极绝缘层之间的界面的氢供应层来缩短氢的扩散距离。构成：多晶硅薄膜（3）具有源极区（4）和漏极区（5）。通过设置栅极绝缘层（7），在多晶硅薄膜上形成栅电极（9）。在栅极绝缘层和栅电极之间形成氢供给层（8），以向多晶硅薄膜和栅绝缘层之间的界面供给氢。

3. 发明公开

KR1020000069692A 반도체장치를 제조하기 위한 프로세스와, 이를 수행하기 위한 진공실 失效
标题翻译：一种用于制造半导体器件的工艺和一种真空室
公开(公告)号：KR1020000069692A
公开(公告)日：2000-11-25
申请号：KR1019997005748
申请日：1997-12-18
申请人： 데바이 인스티튜트, 유니버시테이트 우트레크트
发明人： 한스메일링 , 루돌프엠마뉴엘이시도르슈로프
IPC分类号： H01L21/00
CPC分类号： H01L29/66765 , C23C16/24 , C23C16/44 , C23C16/50 , H01L21/02381 , H01L21/0242 , H01L21/0245 , H01L21/02532 , H01L21/0262 , Y10S438/908 , Y10S438/91
摘要： 본발명은가스를프랙션으로해리하는소정해리온도로가스를가열하는수단에의해기판상에반도체층을퇴적하는단계를구비하여이루어지고, 상기프랙션은다음에반도체층을형성하기위해기판상에집중하는반도체장치를제공하기위한프로세스에관한것이다.
摘要翻译：在基板上形成本发明是通过一个用于将所述气体加热到规定的离解温度以解离气体作为例证馏分在衬底上沉积的半导体层的步骤制成，所述馏分随后在半导体层用于提供集中半导体器件的过程。

4. 发明公开

KR1020070032649A 실리콘을 갖는 스트레인드 Ｓｉ／ＳｉＧｅ 온 절연체를형성하는 방법 无效
标题翻译：用硅形成应变Si / SiGe-on绝缘体的方法
公开(公告)号：KR1020070032649A
公开(公告)日：2007-03-22
申请号：KR1020067023687
申请日：2005-02-16
申请人： 인터내셔널 비지네스 머신즈 코포레이션
发明人： 첸휴아지에 , 베델스테반더블유
IPC分类号： H01L21/20 , H01L27/12
CPC分类号： H01L21/76254 , Y10S438/91
摘要： 절연체 상에 스트레인드 Si 또는 SiGe 층을 갖는 반도체 웨이퍼를 형성하는 방법을 개시하였다. 상기 방법은 절연층(45)과 상기 스트레인드 Si/SiGe 층(42) 사이에 Si/SiGe 층(42)을 갖는 구조를 생성하지만, 본딩 후에 Si 에피텍셜에 대한 요구를 제거한다. 또한 상기 방법은 스트레인드 Si 및 SiGe 버퍼 층 사이에 계면의 오염을 제거하고, Si/SiGe 층의 층구조가 스트레인드 Si 층의 임계 두께를 초과하는 총 두께를 갖는 것을 허락한다.

5. 发明公开

KR1020000071357A 정전기 손상 방지 방법 및 제조 설비 无效
标题翻译：防止静电损坏的方法和设备
公开(公告)号：KR1020000071357A
公开(公告)日：2000-11-25
申请号：KR1020000007899
申请日：2000-02-18
申请人： 파나소닉 주식회사
发明人： 모리타유키 , 히구치겐시
IPC分类号： H01L23/60
CPC分类号： H01L21/6835 , Y10S438/91
摘要： 본발명은반도체집적회로를포함한액정디스플레이디바이스제조와같은회로디바이스제조설비에관한것이다. 두께 d(㎛)와 (55/d)x(1×10내지 1×10)옴/㎠의표면저항을갖는반-절연막 및반-절연테이프와같은보호저항층은액정패널(2)의와이어링패턴터미널(3)의후면을마주보는제조설비본체(1)의표면에배치된다. 이러한배치는제조되는동안회로디바이스로부터정전기손상을방지한다.

6. 发明授权

KR100248507B1 소이 트랜지스터 및 그의 제조 방법 失效
标题翻译：一种绝缘子绝缘体晶体管及其制造方法
公开(公告)号：KR100248507B1
公开(公告)日：2000-03-15
申请号：KR1019970045863
申请日：1997-09-04
申请人： 삼성전자주식회사
发明人： 김일권
IPC分类号： H01L29/78 , H01L21/336
CPC分类号： H01L29/66772 , H01L21/2007 , H01L29/0653 , H01L29/1087 , H01L29/458 , H01L29/78603 , H01L29/78612 , H01L29/78621 , H01L29/78654 , Y10S438/91
摘要： 본 발명은 바디 플로팅 효과를 억제하는 소이 트랜지스터 및 소이 트랜지스터의 제조 방법에 관한 것으로, 반도체 기판 상에 절연막을 사이에 두고 형성된 반도체 물질층과, 상기 반도체 물질층 상에 게이트 산화막을 사이에 두고 형성된 게이트 전극과, 상기 게이트 전극 양측 하부의 상기 반도체 물질층 내에 형성된 소오스 영역 및 드레인 영역과, 상기 게이트 전극 하부의 상기 반도체 물질층 내에 형성되어 있되, 상기 소오스 영역 및 드레인 영역과 접하도록(abutting) 형성된 채널 영역과, 상기 반도체 물질층과 상기 절연막 사이에 형성되어 있되, 상기 소오스 영역 및 상기 채널 영역의 일부와 접하도록 형성되어, 상기 채널 영역에 모인 홀을 유출시켜 상기 소오스 영역에서 재결합 되도록 하는 도전막과, 상기 반도체 물질층과 상기 절연막 사이에 형� ��되어 있되, 상기 드레인 영역 및 상기 도전막과 접하도록 형성된 소자 격리막을 포함한다. 이와 같은 반도체 장치 및 그의 제조 방법에 의해서, 소오스 영역 하부에 실리사이드막을 형성함으로써 충격 이온화에 의해 채널 영역에 쌓이는 홀들이 소오스 영역에서 효과적으로 재결합되거나 소오스 영역으로 흐르도록 할 수 있고, 따라서 바디 플로팅 효과를 억제할 수 있다. 또한, 부가적인 불순물 영역을 형성하지 않음으로써 공정을 단순화시킬 수 있고, 칩의 크기를 줄일 수 있다.

7. 发明授权

KR100123262B1 단결정 실리콘층을 가지는 반도체 장치의 제조방법 失效
标题翻译：制造具有单晶硅层的半导体器件的方法
公开(公告)号：KR100123262B1
公开(公告)日：1997-11-12
申请号：KR1019940000979
申请日：1994-01-19
申请人： 미쓰비시덴키 가부시키가이샤
发明人： 다무라가쯔히꼬
IPC分类号： H01L27/115 , H01L29/78
CPC分类号： H01L29/66825 , H01L27/115 , H01L29/7886 , Y10S438/91
摘要： 반도체 장치의 제조방법에 있어서, 단결정 실리콘층은 반도체 소자들에 악영향을 미치지 않고 쉽게 형성될 수 있다.
반도체 장치의 제조 방법에 있어서, 제1다결정 실리콘층(3a)은 실리콘 기판(1)상의 게이트 산화막층(2a)상에 형성되고, 그 다음 레지스트(13)는 제1다결정 실리콘층(3a)의 소정영역위에 형성된다. 상기 레지스트(13)를 마스크로 사용하여, 이방성 에칭하여 실리콘 기판(1)의 표면을 노출시킨다.
따라서, 종래의 기술에서와 같이, 게이트 산화막층(2a)상에 레지스트(13)를 직접 형성할 필요가 없으며, 레지스트내에 나트륨 또는 인과 같은 불순물이 게이트 산화막층(2a)에 침입하는 것을 방지하는 것이 가능하다.
따라서, 불순물 침입에 의해 발생되는 메모리 셀 트랜지스터의 임계전압이 변화하는 문제점을 방지할 수 있다.

8. 发明授权

KR1019950005484B1 플라즈마 산화 처리를 이용한 폴리실리콘 박막트랜지스터 제조방법 失效
标题翻译：使用PLAZMA OXIDE加工的聚硅薄膜的制备方法
公开(公告)号：KR1019950005484B1
公开(公告)日：1995-05-24
申请号：KR1019920017794
申请日：1992-09-29
申请人： 에스케이하이닉스 주식회사
发明人： 하형찬
IPC分类号： H01L29/76
CPC分类号： H01L21/28158 , H01L29/66757 , H01L29/66765 , H01L29/78666 , H01L29/78669 , H01L29/78675 , H01L29/78678 , Y10S438/91
摘要： The polysilicon or amorphous silicon based thin film transistor, for SRAM and liquid crystal display, using plasma oxidation is manufactured by (a) forming a gate electrode on silicon oxide film(1) or insulating film, and a gate insulating film on (1), (b) forming a channel polysilicon on the top of the gate insulating film, (c) oxidizing a part of channel polysilicon by forming oxygen or N2O plasma on the channel polysilicon of the thin film transistor, to improve properties of polysilicon based thin film transistor by diminishing leakage current in thin film transistor off and increasing driving current in thin film transistor on.
摘要翻译：通过（a）在氧化硅膜（1）或绝缘膜上形成栅电极，在（1）上形成栅极绝缘膜，制造用于使用等离子体氧化的SRAM和液晶显示器的多晶硅或非晶硅基薄膜晶体管，，（b）在栅极绝缘膜的顶部形成沟道多晶硅，（c）通过在薄膜晶体管的沟道多晶硅上形成氧或N 2 O等离子体来氧化一部分沟道多晶硅，以改善多晶硅薄膜的性能晶体管通过减薄薄膜晶体管中的漏电流而关闭薄膜晶体管中的驱动电流。

9. 发明授权

KR100607768B1 박막 트랜지스터 및 그 제조 방법 有权
标题翻译：薄膜晶体管及其制造方法
公开(公告)号：KR100607768B1
公开(公告)日：2006-08-01
申请号：KR1020040016407
申请日：2004-03-11
申请人： 엔엘티 테크놀로지 가부시키가이샤
发明人： 타나카히로아키
IPC分类号： H01L29/786
CPC分类号： H01L29/66757 , H01L29/4908 , H01L29/78675 , Y10S438/91 , Y10S438/958
摘要： 본 발명은 포토리소그래피 단계를 증가 시키지 않고 수소의 확산 거리를 단축할 수 있는 위치에 수소 공급층을 형성하기 위한 것으로서, 본 발명에 따른 박막 트랜지스터는 게이트 절연막과 게이트 전극과의 사이의 위치에 다결정 실리콘 박막과 게이트 절연막의 계면의 댕글링 본드에 수소를 확산하기 위한 수소 공급층이 형성되어 있다. 상기 구성에 의해 수소화 도중의 수소의 확산 거리가 단축되어 열처리에 시간이 걸리지 않고서 수소화를 충분히 행할 수 있게 된다.
수소 공급층, 박막 트랜지스터

10. 发明公开

KR1020060042159A 반도체 불휘발성 메모리에의 정보의 기록방법 有权
标题翻译：将信息写入半导体非易失性存储器的方法
公开(公告)号：KR1020060042159A
公开(公告)日：2006-05-12
申请号：KR1020050015439
申请日：2005-02-24
申请人： 오끼 덴끼 고오교 가부시끼가이샤
发明人： 오노타카시
IPC分类号： H01L21/8247
CPC分类号： G11C16/0475 , G11C11/5671 , G11C16/0491 , H01L21/28282 , H01L29/66833 , H01L29/7923 , Y10S438/91
摘要： 본 발명은, 반도체 불휘발성 메모리 셀에 대하여 전류 효율이 좋게 정보를 기록하는 방법을 제공한다. 반도체 불휘발성 메모리(101)는, 제어전극(30)과, 제1 주전극영역(21) 및 제2 주전극영역(22)을 갖는 트랜지스터, 저항변화부(23, 26) 및 전하 축적부를 구비하고 있다. 저항변화부는, 반도체기판의 표층영역 중, 제1 및 제2 주전극영역 중 적어도 한쪽의 전극영역과, 제어전극과 대향하는 채널형성영역(12)에 의해 끼워지는 부분에 제1 및 제2 주전극영역보다도 불순물 농도가 낮은 제2 도전형으로 설치된다. 전하 축적부는, 저항변화부 위에 설치되고, 절연층을 포함하고 또한 전하를 축적가능하다. 전하 축적부에, 미리 전하를 축적함으로써 정보가 소거되어 있는 반도체 불휘발성 메모리에 정보를 기록하는데에, 제1 도전형이 p형이고 또한 제2도전형이 n형인 경우에는, 한쪽의 주전극영역에 정의 고전압을 인가하는 스텝과, 다른쪽의 주전극영역을 접지 전압으로 하는 스텝과, 제어전극에, 채널형성영역이 약반전하는 정의 전압을 인가하는 스텝을 포함하고 있다.
반도체, 불휘발성 메모리, 제어전극, 주전극영역, 전하 축적부

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式