专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR100235568B1 자기 정렬된 이질 접합 바이폴라 트랜지스터 제조 방법 失效
标题翻译：自对准异相双极晶体管的制造方法
公开(公告)号：KR100235568B1
公开(公告)日：1999-12-15
申请号：KR1019910014956
申请日：1991-08-28
申请人： 텍사스 인스트루먼츠 인코포레이티드
发明人： 부르한바이락타로글루
IPC分类号： H01L27/08
CPC分类号： H01L29/66318 , H01L21/28 , Y10S148/072
摘要： 직렬 베이스 저항치를 최소화하고 총 베이스-컬렉터 캐패시턴스를 줄이기 위하여 자기 정렬된 에미터-베이스(120,118) 콘택트를 허용하는, 컬렉터(102), 베이스(104) 및 에미터(114) 충들을 포함하는 이질 접합 바이폴라 트랜지스터(HBT)들의 제조 방법이 제공된다.

2. 发明授权

KR1019930009595B1 반도체집적회로장치의 제조방법 失效
标题翻译：半导体集成电路器件的制造方法
公开(公告)号：KR1019930009595B1
公开(公告)日：1993-10-07
申请号：KR1019900005076
申请日：1990-04-12
申请人： 스미토모덴키고교가부시키가이샤
发明人： 사사키고로
IPC分类号： H01L27/144
CPC分类号： H01L21/8252 , H01L21/02392 , H01L21/02463 , H01L21/02546 , H01L21/0262 , H01L21/02639 , H01L27/0605 , H01L27/1443 , H01L31/105 , Y10S148/072 , Y10S148/103
摘要： 내용 없음.

3. 发明授权

KR1019920008121B1 헤테로 에피택셜 성장법 失效
标题翻译：异质外延生长方法
公开(公告)号：KR1019920008121B1
公开(公告)日：1992-09-22
申请号：KR1019890006558
申请日：1989-05-17
申请人： 후지쯔 가부시끼가이샤
发明人： 다까사끼가네다께
IPC分类号： H01L21/20
CPC分类号： H01L21/02463 , H01L21/02381 , H01L21/02502 , H01L21/02513 , H01L21/02543 , H01L21/02546 , H01L21/0262 , Y10S148/025 , Y10S148/072 , Y10S148/097 , Y10S148/154 , Y10S438/933 , Y10S438/938
摘要： 내용 없음.

4. 发明授权

KR1019920006262B1 반도체 박막형성법 失效
标题翻译：薄膜形成半导体方法
公开(公告)号：KR1019920006262B1
公开(公告)日：1992-08-01
申请号：KR1019890002647
申请日：1989-03-03
申请人： 후지쯔 가부시끼가이샤
发明人： 에시다다까시 , 미에노후미다께 , 후루무라유지 , 와다나베다꾸야
IPC分类号： H01L21/20
CPC分类号： H01L21/0262 , H01L21/02381 , H01L21/02433 , H01L21/02463 , H01L21/02502 , H01L21/02507 , H01L21/02546 , H01L21/02658 , Y10S148/025 , Y10S148/072 , Y10S148/097 , Y10S148/154 , Y10S148/169 , Y10S438/933
摘要： 내용 없음.

5. 发明授权

KR100379208B1 개량된바이폴라트랜지스터및그제조방법 失效
公开(公告)号：KR100379208B1
公开(公告)日：2003-07-18
申请号：KR1019950024226
申请日：1995-08-05
申请人： 텍사스 인스트루먼츠 인코포레이티드
发明人： 티모씨에스.헨더슨 , 다렐지.힐
IPC分类号： H01L29/76
CPC分类号： H01L29/0649 , H01L29/0821 , H01L29/66318 , H01L29/7371 , Y10S148/072
摘要： An electronic device fabrication method involves (a) treating a structure having adjacent first and second layers to remove portions of the second layer, thus exposing the first layer and forming an opening in the second layer; (b) forming a third layer, which fills the opening, and an overlying fourth layer; (c) removing portions of the second, third and fourth layers to expose an edge of the second layer; and (d) removing remaining portions of the second layer to reduce capacitance between the fourth layer and the first layer. Also claimed is a similar method of fabricating a bipolar transistor.
摘要翻译：一种电子器件制造方法包括：（a）处理具有相邻第一和第二层的结构以去除第二层的一部分，从而暴露第一层并在第二层中形成开口; （b）形成填充开口的第三层和上覆的第四层; （c）去除第二层，第三层和第四层的一部分以暴露第二层的边缘; 和（d）去除第二层的剩余部分以减少第四层和第一层之间的电容。还要求保护一种制造双极晶体管的类似方法。

6. 发明授权

KR100248557B1 HBT 소자 제조 방법 失效
标题翻译：制造HBT器件的方法
公开(公告)号：KR100248557B1
公开(公告)日：2000-03-15
申请号：KR1019970031350
申请日：1997-07-07
申请人： 티알더블유 오토모티브 유.에스. 엘엘씨
发明人： 람머트마이클디.
IPC分类号： H01L21/331
CPC分类号： H01L29/66318 , Y10S148/072 , Y10S148/10 , Y10S438/926 , Y10S438/944 , Y10S438/945 , Y10S438/951
摘要： 헤테로 접합 바이폴라 트랜지스터(HBT)의 에미터 메사(mesa)와 베이스 저항 메탈(base ohmic metal)간의 간격을 저와류(low-parasitic) 베이스 저항을 갖는 비교적 높은 이득(β)을 얻기위해 제어하는 방법, 제1방법에서, 기판 상에 에미터와 콜렉터 층이 에피택셜 성장한 후, 희생층(sacrificial layer)이 상기 에미터 층의 상부에 적층된다. 상기 에미터 메사는 종래의 리소그래피를 이용하여 포토레지 스트(photoresist)로 패터닝된다. 계속해서, 상기 희생층은 에칭되어 언더컷(undercut)을 생성한다. 그후, 상기 에미터층은 에칭되고 포토레지스트는 전체 장치와 함께 에미터 메사를 패터닝하기 위해 이용되는 제1포토레지스트상에 응용된다. 포토레지스트의 상부층은 리프트 오프 금속화(lift-off metalization)를 위한 종래의 처리로 패터닝되어, 최종 레지스트 프로파일(final resist profile)은 오목한 경사를 갖는다. 상기 베이스 저항 메탈이, 적층된 후 포토레지스트의 제2 층과 상기 에미터 메사 위의 원래 포토레지스트를 모두를 용해시켜 리프트 오프(lift-off)된다. 상기 희생층은, 상기 희생층의 초기 언더컷에 의해 정해진 표면에 에미터 메사로 둘러싸인 베이스 저항 메탈 영역을 남기고 등방성 에칭을 이용해 노출된다. 본 발명의 또 다른 실시예에서, 상기 베이스 저항 메탈과 상기 에미터 저항 메탈 사이의 간격을 제어하는 방법이 공개된다.

7. 发明授权

KR100205017B1 이종접합 바이폴러 트랜지스터의 제조방법 失效
标题翻译：制造异相双极晶体管的方法
公开(公告)号：KR100205017B1
公开(公告)日：1999-07-01
申请号：KR1019950052690
申请日：1995-12-20
申请人： 한국전자통신연구원 , 주식회사 케이티
发明人： 염병렬 , 조덕호 , 한태현 , 이수민 , 편광의
IPC分类号： H01L29/70
CPC分类号： H01L29/66242 , H01L29/0821 , H01L29/7371 , Y10S148/05 , Y10S148/072
摘要： 본 발명은 바이폴러 트랜지스터의 제조방법에 있어서, 저심도랑과 폴리실리콘 측벽막 형성공정, 자기정렬된 컬렉터-베이스 형성 공정, 및 선택적 컬렉터 이온주입에 의한 선택적 컬렉터 영역 형성공정이 개별적인 마스크의 사용없이 하나의 마스크에 의해 수행되므로 제작이 용이하며, 소자간의 격리를 위해 저심 도랑을 사용함으로써, 격리공정이 단순하며 용이할 뿐만 아니라 베이스 기생저항의 증가가 상기 저심도랑 상부에 형성된 다결정 규소 측벽막에 의해 방지되고, 상기 저심도랑에 의해 다결정 규소 측벽막 밑의 기생용량 형성이 방지된다.

8. 发明授权

KR100174538B1 헤테로 접합 바이폴라 트랜지스터 제조 방법 失效
标题翻译：制备加热双极晶体管的方法
公开(公告)号：KR100174538B1
公开(公告)日：1999-02-01
申请号：KR1019900016164
申请日：1990-10-12
申请人： 모토로라 솔루션즈, 인크.
发明人： 후앙젠-화 , 망루크
IPC分类号： H01L29/70
CPC分类号： H01L29/66318 , H01L21/28 , Y10S148/011 , Y10S148/072
摘要： 평면 토폴로지(topplogy), 감소된 횡치수와, 이미터와 콜렉터 전극 사이에 정렬된 베이스 전극을 갖는 헤테로 접합 바이폴라 트랜지스터는 한 기판 상에 서브-콜렉터, 콜렉터, 베이스 및 하나 혹은 다수의 이미터층을 형성하여 제조된다. 서브-콜렉터층으로 확장된 개구가 형성된 후에, 콜렉터 전극의 제1부분이 형성되는데, 여기서, 상기 개구의 측벽이 제1부분에 접하지 않는다.
그 제1부분이 형성된 후에, 개구의 측벽과 콜렉터 전극의 제1부분 사이에 절연 재료가 형성된다. 그후에 콜렉터 전극의 제2부분이 이미터 전극과 함께 콜렉터 전극의 제1부분 상에 형성되는데, 콜렉터 전극의 제2부분과 이미터 전극은 실제로 평면이 된다. 베이스층이 노출된 후에는 콜렉터 전극의 제2부분과 이미터 전극 사이에 자체-정렬된 베이스 전극이 형성된다.

9. 发明授权

KR1019920010671B1 반도체장치 无效
公开(公告)号：KR1019920010671B1
公开(公告)日：1992-12-12
申请号：KR1019850002978
申请日：1985-05-02
申请人： 가부시끼가이샤 히다치 세이사꾸쇼
发明人： 우메모도야스마리 , 다까하시스스무 , 오모고우이찌
IPC分类号： H01L29/76 , H01L29/78
CPC分类号： H01L29/4916 , H01L29/432 , H01L29/4966 , H01L29/802 , H01L29/803 , Y10S148/053 , Y10S148/072 , Y10S148/088 , Y10S148/097
摘要： 내용 없음.

10. 发明授权

KR100277555B1 바이폴라 트랜지스터용 다층 콜렉터 구조물 및 그 제조 방법 失效
标题翻译：多层集电极结构的双极晶体管及其制造的方法
公开(公告)号：KR100277555B1
公开(公告)日：2001-02-01
申请号：KR1019920011344
申请日：1992-06-27
申请人： 텍사스 인스트루먼츠 인코포레이티드
发明人： 윌리엄위-청뤼
IPC分类号： H01L29/08
CPC分类号： H01L29/66318 , H01L29/0821 , H01L29/7371 , Y10S148/011 , Y10S148/072
摘要： 본발명의일반적인한 형태에있어서, 제공된다층콜렉터구조물은얇고고농도로도핑된층(12) 및두껍고저농도로도핑되거나비계획적으로도핑된층(14)을포함하고있다. 다른장치, 시스템및 방법도기술되어있다.
摘要翻译：在本发明的一般方面，提供了一种多层集电极结构是薄的重掺杂层12和掺杂有厚的，低密度，或包括掺杂有计划外的层（14）。其他设备，系统和方法也进行了描述。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式