专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR101766953B1 제어장치 有权
标题翻译：控制设备
公开(公告)号：KR101766953B1
公开(公告)日：2017-08-09
申请号：KR1020150055404
申请日：2015-04-20
申请人： 니혼도꾸슈도교 가부시키가이샤
发明人： 구마자와신지 , 도다사토루
IPC分类号： H05K1/02 , H02H9/02
CPC分类号： H05K1/0257 , F02P19/02 , F02P19/021 , F02P19/027 , H01H37/761 , H01H2037/762 , H02H5/041 , H03K17/0814 , H05K1/0201 , H05K1/0256 , H05K1/0265 , H05K3/4644 , H05K2201/09227 , H05K2201/10022 , H05K2201/10053 , H05K2201/10151 , H05K2201/10166 , H05K2201/10181 , H05K2201/10515 , H05K2201/10545
摘要： (과제) 반도체스위치의고장에의한발열에의해서프린트기판의절연층이과열되어탄화해서도체패턴끼리를단락시키면, 큰전류리크가발생할수 있다. (해결수단) 프린트기판의 N개(N은 3 이상의정수)의배선층중에서스위치IC가실장되어있는표면부터세어서 M개(M은 2 이상 N 이하의정수)의배선층과, 상기스위치IC를상기프린트기판의두께방향으로투영하여보았을때에, 스위치IC의반도체스위치의받침대와겹치는영역에, (i) 상기반도체스위치의하이사이드의전류경로패턴이존재하고, (ii) 시그널그랜드접속배선패턴과, 상기반도체스위치의로 사이드의전류경로패턴이존재하지않는다.
摘要翻译：（问题）当待碳化的导体图案之间的短路过热由发热所述印刷电路板的绝缘层由于半导体开关的故障，可能会造成大的泄漏电流。（解决手段），印刷电路板3从作为从布线层章开关IC存取表面的N个（N是整数大于或等于3）来对M个，其中，所述布线层和所述开关的IC（M是2或N以下以上整数）在如印刷电路板，所述支架和所述开关IC的半导体开关的重叠区域，在厚度方向中的投影可见（ⅰ）有半导体开关的高侧的电流路径图案，和，（ⅱ）一个信号大连接布线图案和在半导体开关侧没有电流路径图案。

2. 发明公开

KR1020170045948A 휨 영역을 가지는 인쇄회로기판 审中-实审
标题翻译：印刷电路板
公开(公告)号：KR1020170045948A
公开(公告)日：2017-04-28
申请号：KR1020150146094
申请日：2015-10-20
申请人： 삼성전자주식회사
发明人： 임호혁
IPC分类号： H05K1/02 , H05K1/18
CPC分类号： H05K1/0281 , H05K1/189 , H05K2201/09063 , H05K2201/09145 , H05K2201/09227 , H05K2201/09781 , H05K2201/2009
摘要： 전자장치의신뢰성을확보할수 있는인쇄회로기판을제공한다. 본발명에따른인쇄회로기판은양측에제1 에지및 제2 에지를가지되제1 에지및 제2 에지에인접하는개구부를가지는휨 영역, 및휨 영역의양단으로부터연장되며소자실장부를가지는실장영역으로이루어지는베이스기판, 휨영역의양단으로부터연장되는실장영역이가지는소자실장부사이를연결하도록휨 영역을지나가도록베이스기판에형성되는연결배선, 및개구부의가장자리를따라서베이스기판의상면및 하면에각각형성되는보호패턴을포함한다.
摘要翻译：一种能够确保电子设备可靠性的印刷电路板。根据本发明的衬底从doeje第一边缘和第二边缘的，具有元件安装部分在两侧的安装区域的形成mithwim区域的所述第一边缘的两端与弯曲区域具有第二边缘相邻的开口延伸的印刷电路元件安装副沿着连接布线的边缘，和形成在所述基底基板上的开口，从而通过弯曲区，以便分别形成在具有从基底基板，弯曲区的两端延伸的安装区域中的基底基板的上表面和下表面以将它们连接的保护它包括一个图案。

3. 发明公开

KR1020160004828A 인쇄회로기판 및 이를 이용한 반도체 패키지 审中-实审
标题翻译：印刷电路板和使用相同的半导体封装
公开(公告)号：KR1020160004828A
公开(公告)日：2016-01-13
申请号：KR1020140083902
申请日：2014-07-04
申请人： 삼성전자주식회사
发明人： 김영자 , 고준영
IPC分类号： H05K3/32 , H01L23/12
CPC分类号： H01L24/17 , H01L23/49816 , H01L23/49838 , H01L24/16 , H01L2224/13082 , H01L2224/131 , H01L2224/13144 , H01L2224/13147 , H01L2224/13155 , H01L2224/16013 , H01L2224/16058 , H01L2224/16105 , H01L2224/16113 , H01L2224/16237 , H01L2224/16238 , H01L2224/17051 , H01L2224/17104 , H01L2224/73204 , H01L2224/81191 , H01L2224/81194 , H01L2924/13091 , H01L2924/15311 , H05K1/111 , H05K3/3436 , H05K3/3452 , H05K2201/09227 , H05K2201/0989 , H05K2201/09909 , H01L2924/00 , H01L2924/00014 , H01L2924/014
摘要： 미세피치의연결단자를가지는반도체칩에대응하는인쇄회로기판및 이를이용한반도체패키지를제공한다. 본발명에따른인쇄회로기판은, 상면에전자소자실장영역을가지는베이스기판, 전자소자실장영역에배치되는복수의칩 연결패드, 베이스기판의상면에배치되며복수의칩 연결패드중 서로인접하는 2개의칩 연결패드사이를따라서서로인접하는 2개의칩 연결패드각각과이격되며연장되는연장도전패턴을포함하는도전패턴군및 연장도전패턴의일부분을덮으며복수의칩 연결패드와이격되는솔더레지스트층을포함한다.
摘要翻译：本发明提供了一种对应于具有细间距连接端子的半导体芯片的印刷电路板以及使用其的半导体封装。根据本发明，印刷电路板包括：在上表面上具有电子器件安装区域的基底基板; 布置在电子设备安装区域中的多个芯片连接焊盘; 导电图案组，其设置在所述基底基板的上表面上，并且包括从所述芯片连接焊盘中的相邻的两个芯片连接焊盘之间的间隙分开并分别与两个相邻的芯片连接焊盘分离的延伸的导电图案; 以及覆盖所述延伸导电图案的一部分并与所述芯片连接焊盘分离的阻焊层。

4. 发明公开

KR1020160004157A 칩 내장형 기판 및 이의 제조 방법 审中-实审
标题翻译：芯片嵌入式基板及其制造方法
公开(公告)号：KR1020160004157A
公开(公告)日：2016-01-12
申请号：KR1020140082698
申请日：2014-07-02
申请人： 삼성전기주식회사
发明人： 김준성 , 백용호 , 조정현 , 이응석 , 최재훈 , 고영관
IPC分类号： H05K3/46 , H05K1/18
CPC分类号： H01L23/49827 , H01L21/4846 , H01L23/13 , H01L23/5389 , H01L24/25 , H01L24/82 , H01L2224/04105 , H01L2224/19 , H01L2224/2518 , H01L2224/32225 , H01L2224/83005 , H01L2224/92144 , H01L2924/14 , H01L2924/15153 , H01L2924/3511 , H05K1/0298 , H05K1/185 , H05K3/10 , H05K3/30 , H05K3/305 , H05K3/4602 , H05K3/4644 , H05K2201/09227 , H05K2203/1469 , H05K2203/167
摘要： 본발명은, 상부면과하부면중 적어도어느한 면에외층회로패턴이구비된절연층; 상기절연층에내장된칩; 및상기절연층내부에구비되고, 상기칩의상면과하면사이의높이에배치되는내부회로패턴을포함하는칩 내장형기판을제시한다.
摘要翻译：本发明通过设计嵌入芯片的绝缘层内部的布线层来提供满足电路密度高的芯片嵌入式基板。芯片嵌入式基板包括：绝缘层，其中在上表面和下表面中的至少一个上制备外层电路图案; 嵌入绝缘层中的芯片; 以及内部电路图案，其制造在所述绝缘层的内部并且设置在所述芯片的上表面和下表面之间的高度处。

5. 发明授权

KR101124729B1 다층 신호라우팅 디바이스에 전자소자를 수용하는 기술 失效
标题翻译：在多层信号路由设备上存储电子元件的技术
公开(公告)号：KR101124729B1
公开(公告)日：2012-03-27
申请号：KR1020047010573
申请日：2003-11-20
申请人： 노텔 네트웍스 리미티드
发明人： 광,헤르만 , 디필리포,루이지 , 덕스베리,가이 , 마르칸티,래리
IPC分类号： H05K3/46
CPC分类号： H05K1/023 , H05K1/0231 , H05K1/112 , H05K3/429 , H05K2201/09227 , H05K2201/09509 , H05K2201/10545 , H05K2201/10734
摘要： 다층 신호라우팅 디바이스에 전자소자들을 수용하는 기술이 개시된다. 일 실시예에서, 이 기술은 다층 신호라우팅 디바이스에 전자소자들을 수용하는 방법으로 실현될 수 있다. 이 방법은 다층 신호라우팅 디바이스 표면에 다수의 전자소자들을 수용하는데 필요한 소자공간을 결정하는 단계, 및 이후 다층 신호라우팅 디바이스의 적어도 한쪽 표면에 적어도 하나의 신호라우팅 채널을 형성하는 단계를 포함하고, 여기서 상기 신호라우팅 채널은 소자공간과 같거나 이보다 큰 채널공간을 갖는다.

6. 实用新型

KR2020090002941U 핀 인서트 머신 无效
标题翻译：针插入机
公开(公告)号：KR2020090002941U
公开(公告)日：2009-03-25
申请号：KR2020070015679
申请日：2007-09-20
申请人： 주식회사 앱스코
发明人： 홍석찬
IPC分类号： H05K13/04 , B23P19/02
CPC分类号： H05K13/08 , H05K1/0266 , H05K7/1401 , H05K7/18 , H05K2201/09227
摘要： 본 고안은 반도체 테스트 소켓에 핀을 삽입하는 핀 인서트 머신에 관한 것으로서, 좀더 구체적으로는 볼그리드 어레이(BGA)타입의 반도체 소자를 테스트 하기 위한 소켓에 핀을 순차적으로 삽입 할수 있도록 하는 것이다.
로딩부, 인서트부,릴(Real), 메인프레임

7. 实用新型

KR2020090000610U 이동형 전자제품 수리 장치 有权
标题翻译：移动电子维修设备
公开(公告)号：KR2020090000610U
公开(公告)日：2009-01-21
申请号：KR2020070011765
申请日：2007-07-16
申请人： 윤준철
发明人： 윤준철 , 김현수
IPC分类号： H05K13/08 , H05K13/02
CPC分类号： H05K13/08 , H05K13/0486 , H05K2201/09227
摘要： 본 고안은 이동형 전자제품 수리 장치에 관한 것으로, 특히 BGA 형태의 반도체 칩이 사용되며 불량이 발생한 전자제품을 즉시 수리할 수 있도록 BGA 장비와 솔더링 장비를 이동식 차량에 탑재시키고 차량 내에 작업 공간을 마련함으로써 차량을 통해 현장으로 이동하여 제품을 수리할 수 있는 전자제품 수리 장치에 관한 것이다. 본 고안에 따르면, 이동식 차량을 통해 현장으로 BGA 장비를 이동시킬 수 있어 불량이 발생한 제품을 수거하여 공장에 입고될 필요없이 현장에서 즉시 BGA 칩을 제거 후 교체하여 제품을 수리할 수 있으므로 제품 이동으로 인한 시간 및 물류 비용을 절감하는 효과가 있다. 따라서, 이동식 차량을 소지한 업체는 안정적인 불량 수리를 구축하고 물류 및 점포관리의 필요성이 없어지므로 저비용 고효율의 서비스를 제공할 수 있는 효과가 있다.
BGA 장비, 솔더링, 수리, 차량, 전자제품, 오실로스코프

8. 发明公开

KR20070105853A MOUNTING SUBSTRATE 审中-公开
标题翻译：安装基板
公开(公告)号：KR20070105853A
公开(公告)日：2007-10-31
申请号：KR20070037742
申请日：2007-04-18
申请人： SHINKO ELECTRIC IND CO
发明人： KUNIMOTO YUJI , KAJIKI ATSUNORI
IPC分类号： H01L21/60
CPC分类号： H05K1/111 , H01L23/49816 , H01L23/49822 , H01L23/49838 , H01L2924/0002 , H05K3/3452 , H05K2201/09227 , H05K2201/094 , H05K2201/0989 , H05K2201/099 , H05K2201/10674 , Y02P70/611 , H01L2924/00
摘要： A mounting substrate is provided to easily mount a semiconductor chip having multi pins on a mounting substrate by arranging connection pads at narrow pitches while an interference between the connection pads is avoided. A plurality of connection pads are connected to a semiconductor chip. An insulation layer(101) is formed to partially cover the connection pad, including first and second insulation layers. The insulation layer can be made of a solder resist layer(102). The first insulation layer corresponds to the center of the semiconductor chip. The second insulation layer surrounds the first insulation layer. The plurality of connection pads(103) include a first connection pad(103A) partially covered with the first insulation layer and a second connection pad(103B) partially covered with the second insulation layer. The first insulation layer can be made of a quadrilateral, and the second connection pad can be installed near the corner of the quadrilateral.
摘要翻译：提供了一种安装基板，通过以较窄的间距布置连接焊盘，同时避免了连接焊盘之间的干扰，便于将具有多引脚的半导体芯片安装在安装基板上。多个连接焊盘连接到半导体芯片。绝缘层（101）被形成为部分地覆盖包括第一绝缘层和第二绝缘层的连接焊盘。绝缘层可以由阻焊层（102）制成。第一绝缘层对应于半导体芯片的中心。第二绝缘层包围第一绝缘层。多个连接焊盘（103）包括部分地被第一绝缘层覆盖的第一连接焊盘（103A）和部分地被第二绝缘层覆盖的第二连接焊盘（103B）。第一绝缘层可以由四边形制成，第二连接垫可以安装在四边形的拐角附近。

9. 发明授权

KR100598032B1 테이프 배선 기판, 그를 이용한 반도체 칩 패키지 및 그를이용한 디스플레이패널 어셈블리 有权
标题翻译：带状电路基板，使用其的半导体芯片封装以及使用其的显示面板组件
公开(公告)号：KR100598032B1
公开(公告)日：2006-07-07
申请号：KR1020030087297
申请日：2003-12-03
申请人： 삼성전자주식회사
发明人： 박상호 , 강사윤 , 이시훈
IPC分类号： G02F1/1345
CPC分类号： H01L23/49838 , G02F1/13452 , H01L21/563 , H01L23/4985 , H01L2924/0002 , H01L2924/12044 , H05K1/142 , H05K1/147 , H05K3/361 , H05K2201/09227 , H05K2201/10681 , H01L2924/00
摘要： 반도체 장치의 소형화를 도모하는 본 발명의 테이프 배선 기판은, 베이스 필름 상에 반도체 칩이 실장되는 부분에 입출력배선 및/또는 바이패스배선을 형성하여, 베이스 필름의 외곽으로 통과하는 회로패턴을 최소화함으로써, 베이스 필름의 크기를 줄일 수 있다. 또한, 본 발명은 이 테이프 배선 기판을 이용한 반도체 칩 패키지 및 디스플레이패널 어셈블리를 제공할 수 있다.
테이프 배선 기판, TCP, COF, 디스플레이패널 어셈블리

10. 发明公开

KR1020060047302A 반도체장치 失效
标题翻译：半导体器件
公开(公告)号：KR1020060047302A
公开(公告)日：2006-05-18
申请号：KR1020050032962
申请日：2005-04-21
申请人： 르네사스 일렉트로닉스 가부시키가이샤
发明人： 요시카와야수히로 , 스와모토오 , 난부히로아키
IPC分类号： H01L23/12 , H01L23/48
CPC分类号： H01L23/49838 , H01L23/49827 , H01L2224/16225 , H01L2924/01078 , H01L2924/15173 , H01L2924/15311 , H01L2924/181 , H01L2924/3025 , H05K1/0237 , H05K1/0298 , H05K1/112 , H05K2201/09227 , H05K2201/10674 , H01L2924/00012
摘要： 본 발명은, 한쪽이 다른쪽의 동기신호가 되는 관계를 가지는 신호간의 크로스토크 노이즈를 억제하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여 본 발명은, 배선 기판(2)은 복수의 배선층(L1~L4)을 갖고, 일면에 반도체 칩(3)과 접속되는 복수의 칩 접속전극(5)을 가지며, 다른 면에 반도체장치의 외부 접속전극(6)을 복수개 가지고, 서로 대응하는 칩 접속전극과 외부 접속전극을 결합하기 위해, 배선층에 형성된 배선과, 배선층간에서 배선을 접속하는 비어(7)를 갖는다. 복수의 칩 접속전극은, 논리치가 변화되는 제1신호용의 제1칩 접속전극과, 제1신호의 변화 타이밍 후에 변화되는 제2신호용의 제2칩 접속전극을 갖는다. 제1칩 접속전극으로부터 그것에 대응하는 제1외부 접속전극에 도달하는 경로의 배선경로 배정(wiring routing)을 주로 행하는 배선층과, 제1칩 접속전극에 인접 배치된 제2칩 접속전극으로부터 그것에 대응하는 제2외부 접속전극에 도달하는 경로의 배선경로 배정을 주로 행하는 배선층을 상위시킨다.
동기신호, 크로스토크, 노이즈, 배선 기판, 반도체장치, 접속전극
摘要翻译：本发明的一个目的是抑制具有其中一个成为另一个同步信号的关系的信号之间的串扰噪声。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式