专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020120021772A 이차원 ＩＮＬｂｏｕｎｄｅｄ 스위칭 기법을 사용하는 ＤＡＣ有权
标题翻译：使用2D INL边界切换方案的数字到模拟转换器
公开(公告)号：KR1020120021772A
公开(公告)日：2012-03-09
申请号：KR1020100079077
申请日：2010-08-17
申请人： 서강대학교산학협력단
发明人： 이승훈
IPC分类号： H03M1/66
CPC分类号： H03M1/66 , H03M1/002 , H03M2201/62 , H03M2201/6372 , H03M2201/644
摘要： PURPOSE: A DAC(Digital To Analog Converter) using a two-dimensional INL(Integral Non-Linearity) bounded switching method is provided to secure linearity at an INL property by minimizing glitch energy. CONSTITUTION: A DAC(Digital To Analog Converter) uses a two-dimensional INL(Integral Non-Linearity) bounded switching method based on a current cell matrix structure. The DAC changes an input digital signal to an analog output signal. The DAC switches current cells, which form each matrix, through a column and row decoding mode. Switching through the decoding method divides a cell matrix to be equal into two from side to side as well as an up and down. The switching through the decoding method preferentially switches the cells which are located in a first quadrant and a third quadrant of the cell matrix. The cells, which are located in a second quadrant and a fourth quadrant, are secondly switched.
摘要翻译：目的：提供使用二维INL（积分非线性）有界切换方法的DAC（数模转换器），通过最小化毛刺能量来确保INL属性的线性度。构成：DAC（数模转换器）使用基于当前单元矩阵结构的二维INL（积分非线性）有界切换方法。 DAC将输入数字信号改变为模拟输出信号。 DAC通过列和行解码模式切换形成每个矩阵的当前单元格。通过解码方法切换将单元矩阵从一侧到另一侧以及上下划分成两个。通过解码方法的切换优先地切换位于单元矩阵的第一象限和第三象限中的单元。位于第二象限和第四象限中的单元被二次切换。

2. 发明公开

KR1020050092577A 옵셋을 평균화하여 비선형성 에러를 개선한 아날로그디지털 변환기 및 그 방법 无效
标题翻译：数字转换器和转换方法模拟使用偏移平均值改善非线性误差
公开(公告)号：KR1020050092577A
公开(公告)日：2005-09-22
申请号：KR1020040017673
申请日：2004-03-16
申请人： 삼성전자주식회사
发明人： 윤광호
IPC分类号： H03M1/10
CPC分类号： H03M1/0634 , H03M1/1023 , H03M2201/20 , H03M2201/615 , H03M2201/6327 , H03M2201/6372
摘要： 옵셋을 평균화하여 비선형성 에러를 개선한 아날로그 디지털 변환기 및 그 방법이 개시된다. 상기 아날로그 디지털 변환기에서는, 비교부가 비교기들의 출력을 합산 증폭하는 회로 한 단을 이용하여 입력 옵셋 전압을 평균화하거나, 평균화 범위를 넓히기 위하여 비교기들의 출력을 여러 단에 걸쳐 합산 증폭하는 회로를 이용하여 입력 옵셋 전압을 평균화한다. 상기 아날로그 디지털 변환기는 전달 특성에서 나타나는 비선형성 에러를 개선한다.

3. 发明授权

KR101840683B1 잔류전압 적분을 이용한 축차 근사형 아날로그 디지털 변환기 有权
标题翻译：使用残余电压积分的模数转换器近似
公开(公告)号：KR101840683B1
公开(公告)日：2018-03-21
申请号：KR1020170124868
申请日：2017-09-27
申请人： 포항공과대학교 산학협력단
发明人： 심재윤 , 최승남
IPC分类号： H03M1/38 , H03M1/14
CPC分类号： H03M1/38 , H03M1/14 , H03M2201/16 , H03M2201/625 , H03M2201/6372
摘要： 본발명은잔류전압적분을이용한축차근사형아날로그디지털변환기에서잔류전압증폭기의출력범위에의한비선형성문제점을유발시키지않고잔류전압을증폭하여저전력으로고해상도의아날로그디지털변환을수행하는기술에관한것이다. 이를위해본 발명은코스 SAR 변환모드에서아날로그입력전압을공급받아최상위비트의디지털신호로변환하고, 파인 SAR 변환모드에서는피드백전압을공급받아최하위비트의디지털신호로출력하는코스및 파인축차근사형변환부(110); 및상기아날로그입력전압과상기디지털신호를아날로그신호로변환한아날로그전압의차이전압인잔류전압을미리정해진이득으로미리정해진횟수만큼반복적으로증폭하여최종의목표배수로출력하는잔류전압적분처리를수행하는잔류전압적분부(120)를포함하는것을특징으로한다.
摘要翻译：本发明涉及一种用于以低功率进行高分辨率模拟 - 数字转换放大的残留电压不通过使用残余电压积分扫描模拟数字转换器引起的轴向步骤的残余电压放大器的输出范围的非线性问题的技术。当与一反馈电压在至少显著位铸件提供到数字信号时，与在使用过程中SAR转换模式转换为最显著比特的数字信号的模拟输入电压，和松树SAR转换模式下，当然和细转子近似输出端提供的本发明来实现这个 110; 和残余用于输出最终目标倍数由预定次数反复扩增到的模拟电压的电压之间的剩余电压差在一个预定的增益被转换为模拟输入电压与所述模拟信号，所述数字信号执行残余电压积分处理和电压积分单元（120）。

4. 发明公开

KR1020140144511A 오프셋 보정 방법 및 장치 审中-实审
标题翻译：用于补偿偏差的装置和方法
公开(公告)号：KR1020140144511A
公开(公告)日：2014-12-19
申请号：KR1020130066584
申请日：2013-06-11
申请人： 삼성전기주식회사
发明人： 김정태
IPC分类号： H03M1/10 , H03M1/12
CPC分类号： H03M1/1033 , H03M1/12 , H03M2201/615 , H03M2201/6372
摘要： 본 발명은, 제1 입력 신호 및 제2 입력 신호를 포함하는 복수의 시험 입력 신호를 ADC 컨버터에 출력하는 시험 입력 신호 출력 단계; 상기 ADC 컨버터로부터 상기 제1 입력 신호에 대한 제1 응답 신호 및 상기 제2 입력 신호에 대한 제2 응답 신호를 포함하는 복수의 응답 신호를 획득하는 응답 신호 획득 단계; 상기 복수의 응답 신호에 기초하여 오프셋 정보를 획득하는 오프셋 정보 획득 단계;를 포함하는 오프셋 보정 방법에 관한 것이다.
摘要翻译：本发明涉及一种用于补偿偏移的方法和装置，所述方法包括：向ADC转换器输出包括第一输入信号和第二输入信号的多个测试输入信号; 获得包括相对于第一输入信号的第一应答信号和相对于来自ADC转换器的第二输入信号的第二应答信号的多个应答信号; 并根据应答信号获得偏移信息。

5. 发明公开

KR1020120114103A 디지털 아날로그 컨버터 및 자동 보정 방법 失效
标题翻译：数字到模拟转换器和校准方法
公开(公告)号：KR1020120114103A
公开(公告)日：2012-10-16
申请号：KR1020110031886
申请日：2011-04-06
申请人： 한국과학기술원
发明人： 류승탁 , 김시내
IPC分类号： H03M1/66
CPC分类号： H03M1/0607 , H03M1/66 , H03M2201/62 , H03M2201/6372 , H03M2201/718 , H03M2201/932
摘要： PURPOSE: A digital to analog converter and an automatic correction method are provided to stably maintain dynamical linearity even in a high frequency band by minimizing a parasitic capacitance of a unit current source output terminal. CONSTITUTION: A laminated unit cell(310) comprises a current source transistor(311), a cascode transistor(312), a differential switch(313), and a switch driver(314) which are successively laminated. A plurality of laminated unit cells can be arranged in parallel. The plurality of laminated unit cells can be grouped in a bit unit having a binary weighted value. Each layer is laminated in a laminating structure. A parasitic capacitance can be reduced by a signal connection line.
摘要翻译：目的：提供数模转换器和自动校正方法，通过最小化单位电流源输出端子的寄生电容，即使在高频带也可稳定地保持动态线性。构成：叠层单元（310）包括依次层叠的电流源晶体管（311），共源共栅晶体管（312），差分开关（313）和开关驱动器（314）。多个层叠单元电池可以并列布置。可以将多个层叠单位电池分组成具有二进制加权值的位单元。每层层叠在层压结构中。通过信号连接线可以减小寄生电容。

6. 发明公开

KR20120003327A Wireless transmission device and method using digital-analog converter 有权
标题翻译：无线传输设备和使用数字模拟转换器的方法
公开(公告)号：KR20120003327A
公开(公告)日：2012-01-10
申请号：KR20100064113
申请日：2010-07-02
申请人： AGENCY DEFENSE DEV
发明人： LEE DAE IL , KIM KI KEUN , HEO JONG WAN , KO HYUN SUK
IPC分类号： H03M1/12
CPC分类号： H03M1/18 , H03M1/0626 , H03M2201/196 , H03M2201/6107 , H03M2201/6372
摘要： PURPOSE: A radio transmission device and method using a digital-analog converter are provided to minimize the use of an analog device while maximizing the signal to noise ratio or the spurious-free dynamic range of an output signal. CONSTITUTION: A digital signal generator(110) creates a base band digital signal having bandwidth less than half of digital-analog conversion sampling frequency about data which is transmitted. A digital-to-analog conversion part(130) changes the base band digital signal into an analog signal. A frequency band determining part(150) determines the frequency band of an image signal which is fitted to predetermined signal-noise ratio in a output spectrum of the analog signal. A band pass filter(170) changeably passes through the analog signal which belongs to the frequency band. An analog transmission part(190) transmits the analog signal which is passed through a transmission antenna.
摘要翻译：目的：提供使用数模转换器的无线电传输装置和方法，以最小化模拟装置的使用，同时最大化输出信号的信噪比或无杂散动态范围。构成：数字信号发生器（110）产生带宽小于数字模拟转换采样频率的一半的基带数字信号，该数字模拟转换采样频率关于所发送的数据。数模转换部分（130）将基带数字信号改变为模拟信号。频带确定部分（150）确定在模拟信号的输出频谱中拟合到预定信噪比的图像信号的频带。带通滤波器（170）可以改变地通过属于频带的模拟信号。模拟发送部（190）发送通过发送天线的模拟信号。

7. 发明公开

KR1020090053872A 이진 디코더 구조를 갖는 디지털-아날로그 변환기 失效
标题翻译：具有二进制解码器类型的数字转换器
公开(公告)号：KR1020090053872A
公开(公告)日：2009-05-28
申请号：KR1020070120561
申请日：2007-11-24
申请人： 인하대학교 산학협력단
发明人： 윤광섭 , 주찬양
IPC分类号： H03M1/66
CPC分类号： H03M1/66 , H03M2201/61 , H03M2201/6372 , H03M2201/644 , H03M2201/932
摘要： 본 발명은 디지털-아날로그 변환기에 관한 것으로서, 이진 디코더 구조를 갖는 디지털-아날로그 변환기에 관한 것이다.
본 발명은 N비트(bit)의 디지털 데이터를 입력받아 N개의 입력신호를 출력하는 입력 버퍼부(100)와, N개의 입력 신호를 입력받아 2
N -1개의 출력 신호를 출력하는 이진 디코더부와, 2
N -1개의 출력 신호를 입력받아 2(2
N -1)개의 차동 출력 신호를 출력하는 스위치 구동부와, 바이어스(bias)로부터 기준 전류와 바이어스 전압을 인가받고 스위치 구동부의 출력 신호를 입력받아 비반전 출력전류와 반전 출력전류를 출력하는 전류원 셀부, 및 비반전 출력전류와 반전 출력전류를 인가받아 출력전압으로 변환시키는 부하 저항부를 포함한다.
상기와 같은 본 발명은 전류원 부정합에 의한 글리치를 줄이고, 출력 신호의 선형성을 향상시켜 디지털-아날로그 변환기의 정적 성능과 동적 성능을 향상시키는 효과가 있다.
디지털-아날로그 변환기, DAC, 이진 디코더

8. 发明公开

KR1020170139000A 고-선형성 시그마-델타 컨버터 审中-实审
标题翻译：高线性Σ-Δ转换器
公开(公告)号：KR1020170139000A
公开(公告)日：2017-12-18
申请号：KR1020177026328
申请日：2016-02-22
申请人： 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈 , 트릭셀
发明人： 베르당아르노 , 아르끄마르끄 , 귀께로윌리앙
IPC分类号： H03M3/00
CPC分类号： H03M3/496 , H03M3/358 , H03M3/39 , H03M3/462 , H03M2201/6372
摘要： 본발명은디지털화될아날로그입력신호 (Vin) 를나타내는일련의바이너리샘플들 (BS(k)) 을생성하기위해적합한시그마-델타변조기를포함하는시그마-델타컨버터에관한것이고, 여기서변조기내의적어도하나의아날로그신호는제 1 미리결정된규칙 (f) 에따라가변하는팩터에의해가중된다.
摘要翻译：本发明涉及一种包括用于产生代表待被数字化的模拟输入信号Vin的一系列二进制样本（BS（k））的适当的Σ-Δ调制器的Σ-Δ转换器，其中至少一个模拟信号由根据第一预定规则（f）变化的因子加权。

9. 发明公开

KR1020070044900A 전압발생회로와 전압발생방법, 및 아날로그 디지털 변환기 失效
标题翻译：电压发生电路，电压发生方法和数字转换器模拟
公开(公告)号：KR1020070044900A
公开(公告)日：2007-05-02
申请号：KR1020050101187
申请日：2005-10-26
申请人： 삼성전자주식회사
发明人： 김년태 , 김경욱 , 정대승 , 류종재
IPC分类号： H03M1/12
CPC分类号： H03M1/0634 , H03M1/362 , H03M2201/2208 , H03M2201/6372
摘要： 전압발생회로와 전압발생방법, 및 아날로그 디지털 변환기가 개시된다. 상기 전압발생 회로는 전압분배회로, 제어전류 발생회로, 및 다수의 스위치들을 구비한다. 상기 전압분배회로는 제1기준전압을 수신하기 위한 제1단자, 제2기준전압을 수신하기 위한 제2단자, 및 다수의 노드들을 구비하며, 분배된 전압들을 발생하기 위하여 상기 제1기준전압과 상기 제2기준전압의 차이를 분배하고, 상기 분배된 전압들 각각을 상기 다수의 노드들 중에서 대응되는 노드를 통하여 출력한다. 상기 제어전류 발생회로는 상기 제1기준전압과 상기 제2기준전압의 산술평균 전압에 기초하여 제어전류를 발생한다. 상기 다수의 스위치들 각각은 상기 전류 발생회로의 출력단자와 상기 다수의 노드들 중에서 대응되는 노드사이에 접속되고, 상기 다수의 스위치들 중에서 적어도 하나의 스위치는 대응되는 제어신호에 응답하여 스위칭된다.
ADC, DAC

10. 实用新型

KR200359926Y1 디지털-아나로그 변환기의 출력오차 보상회로 失效
标题翻译：数模转换器的输出误差补偿电路
公开(公告)号：KR200359926Y1
公开(公告)日：2004-08-27
申请号：KR2020040004547
申请日：2004-02-18
申请人： 주식회사 지오네트
发明人： 이병관
IPC分类号： H03M1/10
CPC分类号： H03M1/0621 , H03M1/1023 , H03M1/66 , H03M2201/6164 , H03M2201/6372 , H03M2201/639
摘要： 본 고안은 디지털회로에서 아나로그 출력을 내기위해 사용하는 디지털-아나로그 변환기의 출력오차를 보상하기위한 회로에 관한 것이다.
이를 위하여 디지털-아나로그 변환기의 비선형 출력특성을 부분적으로 선형화하는 방법을 제시하였다.
새로 고안된 방식은 디지털-아나로그 변환기의 비선형 출력 구간을 여러 개의 작은 구간으로 나누어 선형화를 하고, 이로부터 얻어진 방정식을 디지털-아나로그 변환기의 출력에 반영 시켜 출력 정밀도를 향상 시킨다.
본 고안은 목표로 하는 디지털-아나로그 변환기 출력정밀도에 대하여, 회로구현 방법, 선형화 방법 및 절차, 선형화 구간을 나누는 방법, 출력정밀도의 평가 방법을 수학적 접근을 통하여 정량화 하고 이를 바탕으로 오차보상회로를 구현한 것에 그 특징이 있다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式