专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020030064334A 구동 전압 제어 장치 无效
标题翻译：驱动电压控制装置
公开(公告)号：KR1020030064334A
公开(公告)日：2003-07-31
申请号：KR1020030004821
申请日：2003-01-24
申请人： 파나소닉 주식회사
发明人： 수야마,트루 , 사카키바라,츠토무 , 코지마,토모카주 , 오모리,테츠로 , 다테,요시토 , 도이,야수유키 , 아카보리,마사히로 , 미야케,켄지 , 후지노,미키 , 쿠시마,타카히토 , 카와하라,츠카사 , 나가오카,카주히코 , 미야모토,신지 , 코니시,요시유키
IPC分类号： G09G3/36
CPC分类号： H03F3/45941 , G09G3/3655 , G09G2330/022 , H03F3/45946 , H03F2203/45622 , H03F2203/45732
摘要： 본 발명은 저전력으로 구동가능한 소형 구동 전압 제어장치를 제공하는 것이며, 이 제어장치는 액정 표시 패널 등의 부하에 구동전압 VcomH, VcomL을 공급하는 고레벨 출력용 오피 앰프 및 저레벨 출력용 오피 앰프와, 각 오피앰프의 출력을 전환하는 출력 스위치와, 저레벨 출력용 오피 앰프의 비반전 입력단자에 공급되는 설정 전압을 발생하는 저레벨 전압 설정용 오피 앰프와, 커런트 미러 회로 및 클램프 회로를 포함하는 설정 전압 발생부와, 각 오피앰프의 바이어스 전류를 소정의 타이밍으로 제어하는 바이어스 전류 제어부와, 출력 스위치의 전환 타이밍을 제어하는 타이밍 제어부를 포함한다.

2. 发明授权

KR101830687B1 구성가능 송수신기 회로 아키텍처 有权
标题翻译：可配置收发器电路架构
公开(公告)号：KR101830687B1
公开(公告)日：2018-02-21
申请号：KR1020167013239
申请日：2013-12-20
申请人： 인텔 코포레이션
发明人： 가오미아오빈 , 크라우즈크리스틴엠 , 우히우-친 , 쳉헹주
IPC分类号： H04L25/02 , H04B3/02 , H01L23/48
CPC分类号： H03F3/45475 , H01L23/48 , H01L2224/48091 , H01L2224/48137 , H01L2924/0002 , H03F1/34 , H03F3/087 , H03F3/45183 , H03F2203/45112 , H03F2203/45206 , H03F2203/45288 , H03F2203/45528 , H03F2203/45641 , H03F2203/45646 , H03F2203/45674 , H03F2203/45702 , H03F2203/45726 , H03F2203/45732 , H04B3/02 , H01L2924/00014 , H01L2924/00
摘要： 구성가능송수신기회로와신호통신을제공하는기술및 메커니즘이개시된다. 일실시예에서, 집적회로는출력스테이지와전류미러회로를구비하는송수신기회로를포함한다. 출력스테이지는차동신호쌍을수신하고, 이차동신호쌍에기반하여적어도하나의출력신호를제공하도록접속된다. 다른실시예에서, 구성로직은송수신기회로의제1 모드와제2 모드사이에서선택하도록동작가능하다. 제1 모드에서전류미러회로는전류신호를출력스테이지로제공하는것이디스에이블되고, 제1 회로경로는출력스테이지로전압을제공하도록폐쇄된다. 제2 모드에서제1 회로경로는개방되며, 전류미러회로는전류신호를출력스테이지로제공하도록인에이블된다.
摘要翻译：公开了用于提供与可配置收发器电路的信号通信的技术和机制。在一个实施例中，集成电路包括具有输出级和电流镜电路的收发器电路。输出级被耦合以接收差分信号对并且基于次级信号对提供至少一个输出信号。在另一个实施例中，配置逻辑可操作以在收发器电路的第一模式和第二模式之间进行选择。在第一模式中，禁止电流镜像电路将电流信号提供给输出级，并且关闭第一电路路径以向输出级提供电压。在第二模式中，第一电路路径断开并且电流镜像电路被启用以向输出级提供电流信号。

3. 发明公开

KR1020160075608A 구성가능 송수신기 회로 아키텍처 审中-实审
标题翻译：可配置收发器电路架构
公开(公告)号：KR1020160075608A
公开(公告)日：2016-06-29
申请号：KR1020167013239
申请日：2013-12-20
申请人： 인텔 코포레이션
发明人： 가오미아오빈 , 크라우즈크리스틴엠 , 우히우-친 , 쳉헹주
IPC分类号： H04L25/02 , H04B3/02 , H01L23/48
CPC分类号： H03F3/45475 , H01L23/48 , H01L2224/48091 , H01L2224/48137 , H01L2924/0002 , H03F1/34 , H03F3/087 , H03F3/45183 , H03F2203/45112 , H03F2203/45206 , H03F2203/45288 , H03F2203/45528 , H03F2203/45641 , H03F2203/45646 , H03F2203/45674 , H03F2203/45702 , H03F2203/45726 , H03F2203/45732 , H04B3/02 , H01L2924/00014 , H01L2924/00 , H04L25/0264
摘要： 구성가능송수신기회로와신호통신을제공하는기술및 메커니즘이개시된다. 일실시예에서, 집적회로는출력스테이지와전류미러회로를구비하는송수신기회로를포함한다. 출력스테이지는차동신호쌍을수신하고, 이차동신호쌍에기반하여적어도하나의출력신호를제공하도록접속된다. 다른실시예에서, 구성로직은송수신기회로의제1 모드와제2 모드사이에서선택하도록동작가능하다. 제1 모드에서전류미러회로는전류신호를출력스테이지로제공하는것이디스에이블되고, 제1 회로경로는출력스테이지로전압을제공하도록폐쇄된다. 제2 모드에서제1 회로경로는개방되며, 전류미러회로는전류신호를출력스테이지로제공하도록인에이블된다.
摘要翻译：用于提供与可配置收发器电路的信号通信的技术和机制。在一个实施例中，集成电路包括包括输出级和电流镜电路的收发器电路。输出级被耦合以接收差分信号对，并且基于差分信号对提供至少一个输出信号。在另一实施例中，配置逻辑可操作以在收发器电路的第一模式和第二模式之间进行选择。第一模式包括电流镜电路被禁止向输出级提供电流信号，并且第一电路路径被封闭以向输出级提供电压。第二模式包括第一电路路径是打开的，并且电流镜电路能够向输出级提供电流信号。

4. 发明授权

KR100382383B1 가변구동력을갖는디스플레이구동장치및이를이용한디스플레이시스템 失效
公开(公告)号：KR100382383B1
公开(公告)日：2003-07-18
申请号：KR1019980037540
申请日：1998-09-11
申请人： 르네사스 일렉트로닉스 가부시키가이샤
发明人： 하시모또요시하루 , 아베가쓰미 , 야마모또게이찌
IPC分类号： G09G5/32
CPC分类号： G09G3/3688 , G09G2320/02 , H03F1/30 , H03F3/45183 , H03F2203/45508 , H03F2203/45726 , H03F2203/45732
摘要： A source driver according to the present invention is comprised of a bias circuit 2 and an output circuit 2. In the output circuit 21, a differential unit 21 amplifies the difference between two input signals received through input terminals. An output unit made up of the transistors, and a capacitor, receives a signal from the differential unit, amplifies it, outputting it to a liquid crystal display (not shown) via a variable-resistance unit with analog switches. A selection circuit causes each of the analog switches to be activated or deactivated. A bias current circuit changes a current flowing through a differential amplification circuit made up of the transistors. A bias current changing circuit changes a bias current flowing through a circuit made up of a transistor. A bias circuit receives an external voltage, exerting a control of the bias current flowing through respective bias current changing circuits. A bias voltage selection circuit changes a bias voltage output from the bias unit, and then sends it to the bias current changing circuits.
摘要翻译：根据本发明的源极驱动器包括偏置电路2和输出电路2.在输出电路21中，差分单元21放大通过输入端子接收的两个输入信号之间的差。由晶体管构成的输出单元和电容器从差分单元接收信号，将其放大，并通过具有模拟开关的可变电阻单元将其输出到液晶显示器（未示出）。选择电路使每个模拟开关被激活或停用。偏置电流电路改变流过由晶体管组成的差分放大电路的电流。偏置电流改变电路改变流过由晶体管构成的电路的偏置电流。偏置电路接收外部电压，施加流过相应偏置电流改变电路的偏置电流的控制。偏置电压选择电路改变从偏置单元输出的偏置电压，然后将其发送到偏置电流改变电路。

5. 发明授权

KR101126050B1 적응 바이어싱을 이용하는 고스윙 연산 증폭기 출력 스테이지 有权
标题翻译：使用自适应偏置的高电平运算放大器输出级
公开(公告)号：KR101126050B1
公开(公告)日：2012-03-29
申请号：KR1020107005944
申请日：2008-08-21
申请人： 퀄컴 인코포레이티드
发明人： 다바크하이크 , 서동원 , 미시라마누
IPC分类号： H03F1/52 , H03F3/30 , H03F3/45
CPC分类号： H03F3/45192 , H03F1/52 , H03F1/523 , H03F3/303 , H03F2203/30015 , H03F2203/30084 , H03F2203/30117 , H03F2203/45244 , H03F2203/45626 , H03F2203/45732
摘要： 출력 스테이지 (123) 는 VDDA 노드와 출력 노드 (121) 사이의 풀업 전류 경로에서 직렬로 커플링된 2 개의 트랜지스터 (T3, T4) (스위칭 트랜지스터 및 바이어싱 트랜지스터) 를 포함하며, 또한 출력 노드 (121) 와 접지 노드 사이의 풀다운 전류 경로에서 직렬로 커플링된 2 개의 트랜지스터 (T1, T2) (스위칭 트랜지스터 및 바이어싱 트랜지스터) 도 포함한다. 바이어싱 트랜지스터 (T2, T4) 를 제공하는 것은 트랜지스터에 걸쳐 강하되는 최대 전압을 감소시킴으로써, 트랜지스터가 VDDA 보다 낮은 항복 전압을 갖게 한다. 적응 바이어싱 회로 (126) 는 출력 노드 (121) 전압에 기초하여 바이어싱 트랜지스터 (T2, T4) 상의 게이트 전압을 조정한다. 출력 전압이 중간 범위에 있는 경우에는, 게이트 전압은 전압 스트레스를 감소시키기 위해서 레일 전압으로부터 멀리 떨어져 설정된다. 출력 전압이 레일 전압에 보다 가까운 범위에 있는 경우에는, 게이트 전압은 레일 전압에 보다 가깝게 설정됨으로써, 레일-투-레일 출력 전압 스윙을 용이하게 한다.

6. 发明公开

KR1020100046261A 적응 바이어싱을 이용하는 고스윙 연산 증폭기 출력 스테이지 有权
标题翻译：使用自适应偏置的高电平运算放大器输出级
公开(公告)号：KR1020100046261A
公开(公告)日：2010-05-06
申请号：KR1020107005944
申请日：2008-08-21
申请人： 퀄컴 인코포레이티드
发明人： 다바크하이크 , 서동원 , 미시라마누
IPC分类号： H03F1/52 , H03F3/30 , H03F3/45
CPC分类号： H03F3/45192 , H03F1/52 , H03F1/523 , H03F3/303 , H03F2203/30015 , H03F2203/30084 , H03F2203/30117 , H03F2203/45244 , H03F2203/45626 , H03F2203/45732
摘要： An output stage (123) includes two transistors (T3, T4) (switching transistor, and biasing transistor) coupled in series in a pullup current path between a VDDA node and an output node, (120) and also includes two transistors (Tl, T2) (switching transistor and biasing transistor) coupled in series in a pulldown current path between the output node (121) and a ground node. Providing the biasing transistors (T2,T4) reduces the maximum voltage dropped across the transistors, thereby allowing the transistors to have lower breakdown voltages than VDDA. An adaptive biasing circuit adjusts the gate voltage on a biasing transistor (T2,T4) based on the output node (121) voltage. If the output voltage is in a midrange, then the gate voltage is set farther away from a rail voltage in order to reduce voltage stress. If the output voltage is in a range closer to the rail voltage, then the gate voltage is set closer to the rail voltage, thereby facilitating rail-to-rail output voltage swings.
摘要翻译：输出级（123）包括在VDDA节点和输出节点之间的上拉电流路径中串联耦合的两个晶体管（T3，T4）（开关晶体管和偏置晶体管）（120），并且还包括两个晶体管（T1， T2）（开关晶体管和偏置晶体管），其串联耦合在输出节点（121）和接地节点之间的下拉电流路径中。提供偏置晶体管（T2，T4）降低了跨越晶体管的最大电压，从而允许晶体管具有比VDDA更低的击穿电压。自适应偏置电路基于输出节点（121）电压来调节偏置晶体管（T2，T4）上的栅极电压。如果输出电压处于中频范围，则栅极电压被设置得更远离轨道电压，以便减小电压应力。如果输出电压在更接近导轨电压的范围内，则栅极电压被设置为更接近导轨电压，从而便于轨至轨输出电压摆动。

7. 发明授权

KR100166002B1 자이레이터 회로를 이용한 접지된 인덕턴스 회로 失效
标题翻译：使用陀螺仪电路接地电感电路
公开(公告)号：KR100166002B1
公开(公告)日：1999-03-20
申请号：KR1019960019614
申请日：1996-06-03
申请人： 닛본 덴끼 가부시끼가이샤
发明人： 후지이도모히로
IPC分类号： H03J3/04
CPC分类号： H03H11/50 , H03F1/3211 , H03F3/45085 , H03F2203/45371 , H03F2203/45508 , H03F2203/45648 , H03F2203/45732
摘要： 자이레이터 회로를 이용한 접지된 인덕턴스 회로는 제1연산 상호 콘덕턴스 증폭기, 제2연산 상호 콘덕턴스 증폭기, 제1캐패시터를 포함한다.
제1연산 상호 콘덕턴스 증폭기의 제1출력단은 제2연산 상호 콘덕턴스 증폭기의 제1입력단에 접속되며, 제1연산 상호 콘덕턴스 증폭기의 제2출력단은 제2연산 상호 콘덕턴스 증폭기의 제2입력단에 접속된다.
제2연산 상호 콘덕턴스 증폭기의 제1출력단이 제1연산 상호 콘덕턴스 증폭기의 제2입력단에 접속되며, 제2연산 상호 콘덕턴스 증폭기의 제2출력단이 제1연산 상호 콘덕턴스 증폭기의 제1입력단에 접속된다.
제1연산 상호 콘덕턴스 증폭기의 상기 제2입력단과 제2연산 상호 콘덕턴스 증폭기의 제1입력단이 서로 접속되고, 두 입력단의 접점에는 접지 전위에 대해 선정된 dc바이어스가 인가된다.
접점과 제2연산 상호 콘덕턴스 증폭기의 제2입력단 사이에는 캐패시터가 접속되며, 제1연산 상호 콘덕턴스증폭기의 제1입력단과 접지전위 사이에는 ac신호가 인가된다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式