专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR101126050B1 적응 바이어싱을 이용하는 고스윙 연산 증폭기 출력 스테이지 有权
标题翻译：使用自适应偏置的高电平运算放大器输出级
公开(公告)号：KR101126050B1
公开(公告)日：2012-03-29
申请号：KR1020107005944
申请日：2008-08-21
申请人： 퀄컴 인코포레이티드
发明人： 다바크하이크 , 서동원 , 미시라마누
IPC分类号： H03F1/52 , H03F3/30 , H03F3/45
CPC分类号： H03F3/45192 , H03F1/52 , H03F1/523 , H03F3/303 , H03F2203/30015 , H03F2203/30084 , H03F2203/30117 , H03F2203/45244 , H03F2203/45626 , H03F2203/45732
摘要： 출력 스테이지 (123) 는 VDDA 노드와 출력 노드 (121) 사이의 풀업 전류 경로에서 직렬로 커플링된 2 개의 트랜지스터 (T3, T4) (스위칭 트랜지스터 및 바이어싱 트랜지스터) 를 포함하며, 또한 출력 노드 (121) 와 접지 노드 사이의 풀다운 전류 경로에서 직렬로 커플링된 2 개의 트랜지스터 (T1, T2) (스위칭 트랜지스터 및 바이어싱 트랜지스터) 도 포함한다. 바이어싱 트랜지스터 (T2, T4) 를 제공하는 것은 트랜지스터에 걸쳐 강하되는 최대 전압을 감소시킴으로써, 트랜지스터가 VDDA 보다 낮은 항복 전압을 갖게 한다. 적응 바이어싱 회로 (126) 는 출력 노드 (121) 전압에 기초하여 바이어싱 트랜지스터 (T2, T4) 상의 게이트 전압을 조정한다. 출력 전압이 중간 범위에 있는 경우에는, 게이트 전압은 전압 스트레스를 감소시키기 위해서 레일 전압으로부터 멀리 떨어져 설정된다. 출력 전압이 레일 전압에 보다 가까운 범위에 있는 경우에는, 게이트 전압은 레일 전압에 보다 가깝게 설정됨으로써, 레일-투-레일 출력 전압 스윙을 용이하게 한다.

2. 发明公开

KR1020100046261A 적응 바이어싱을 이용하는 고스윙 연산 증폭기 출력 스테이지 有权
标题翻译：使用自适应偏置的高电平运算放大器输出级
公开(公告)号：KR1020100046261A
公开(公告)日：2010-05-06
申请号：KR1020107005944
申请日：2008-08-21
申请人： 퀄컴 인코포레이티드
发明人： 다바크하이크 , 서동원 , 미시라마누
IPC分类号： H03F1/52 , H03F3/30 , H03F3/45
CPC分类号： H03F3/45192 , H03F1/52 , H03F1/523 , H03F3/303 , H03F2203/30015 , H03F2203/30084 , H03F2203/30117 , H03F2203/45244 , H03F2203/45626 , H03F2203/45732
摘要： An output stage (123) includes two transistors (T3, T4) (switching transistor, and biasing transistor) coupled in series in a pullup current path between a VDDA node and an output node, (120) and also includes two transistors (Tl, T2) (switching transistor and biasing transistor) coupled in series in a pulldown current path between the output node (121) and a ground node. Providing the biasing transistors (T2,T4) reduces the maximum voltage dropped across the transistors, thereby allowing the transistors to have lower breakdown voltages than VDDA. An adaptive biasing circuit adjusts the gate voltage on a biasing transistor (T2,T4) based on the output node (121) voltage. If the output voltage is in a midrange, then the gate voltage is set farther away from a rail voltage in order to reduce voltage stress. If the output voltage is in a range closer to the rail voltage, then the gate voltage is set closer to the rail voltage, thereby facilitating rail-to-rail output voltage swings.
摘要翻译：输出级（123）包括在VDDA节点和输出节点之间的上拉电流路径中串联耦合的两个晶体管（T3，T4）（开关晶体管和偏置晶体管）（120），并且还包括两个晶体管（T1， T2）（开关晶体管和偏置晶体管），其串联耦合在输出节点（121）和接地节点之间的下拉电流路径中。提供偏置晶体管（T2，T4）降低了跨越晶体管的最大电压，从而允许晶体管具有比VDDA更低的击穿电压。自适应偏置电路基于输出节点（121）电压来调节偏置晶体管（T2，T4）上的栅极电压。如果输出电压处于中频范围，则栅极电压被设置得更远离轨道电压，以便减小电压应力。如果输出电压在更接近导轨电压的范围内，则栅极电压被设置为更接近导轨电压，从而便于轨至轨输出电压摆动。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式