专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR101670477B1 클래스 AB 오디오 증폭기 출력단 전압 보호 방법 및 장치 有权
标题翻译： AB类AB音频放大器输出级电压保护的方法和装置
公开(公告)号：KR101670477B1
公开(公告)日：2016-10-28
申请号：KR1020150094278
申请日：2015-07-01
申请人： 누보톤 테크놀로지 코포레이션
发明人： 잔-함닐랜드
IPC分类号： H03F3/217 , H03F1/52 , H03F1/22
CPC分类号： H03F3/187 , H03F1/523 , H03F3/303 , H03F2200/03 , H03F2200/219 , H03F2200/426 , H03F2203/30084 , H03F2203/30117
摘要： 클래스 AB 푸쉬-풀증폭기출력회로는상위캐스코드출력단과하위캐스코드출력단을포함한다. 상위캐스코드출력단은양극성전력공급노드와출력노드사이에직렬로연결되는제1 및제2 PMOS 트랜지스터를포함하며, 제1 PMOS 트랜지스터는제1 상보입력신호를수신하도록설정된다. 하위캐스코드출력단은음극성전력공급노드와출력노드사이에직렬로연결되는제1 및제2 NMOS 트랜지스터를포함하며, 제1 NMOS 트랜지스터는제2 상보입력신호를수신하도록설정된다. 또한, 출력회로는제1 바이어스전압을제2 NMOS 트랜지스터의게이트노드에공급하도록설정되고제2 바이어스전압을제2 PMOS 트랜지스터의게이트노드에공급하며, 제1 및제2 바이어스전압은출력전압에실질적으로비례하는바이어스회로를포함한다.

2. 发明公开

KR1020040030313A 전체 동작 범위에 걸쳐 높은 슬루율을 실현하기 위한 자기제어 회로를 갖는 연산 증폭기 失效
标题翻译：具有自动控制电路的操作放大器，用于通过不使用外部信号实现高全速率的全面运行范围
公开(公告)号：KR1020040030313A
公开(公告)日：2004-04-09
申请号：KR1020030066769
申请日：2003-09-26
申请人： 르네사스 일렉트로닉스 가부시키가이샤
发明人： 미우라마코토
IPC分类号： H03F3/45
CPC分类号： H03F3/303 , H03F2203/45454 , H03F2203/45466 , H03F2203/45471
摘要： PURPOSE: An operational amplifier with a self control circuit for realizing a high slew rate throughout a full operating range is provided to obtain the high slew rate without an external control circuit by increasing current values of differential input stages without using external signals. CONSTITUTION: An operational amplifier includes a pair of first differential transistors, a pair of second differential transistors, a first current source circuit, a second current source circuit, an output terminal, a first transistor, a second transistor, an output driver stage circuit, a first phase inverter circuit, and a second phase inverter circuit. The first differential transistors are disposed between a first power supply conductor and a second power supply conductor in order to receive differential input signals at a first differential input terminal(101) and a second differential input terminal(102). The second differential transistors are disposed between the first power supply conductor and the second power supply conductor in order to receive the differential input signals at a third differential input terminal and a fourth differential input terminal. The first current source circuit(103) is connected between the first differential transistor pair and the second power supply conductor. The second current source circuit(104) is connected between the second differential transistor pair and the first power supply conductor. The output terminal is used for outputting output signals. The first transistor is used for sourcing a drive output current via the output terminal. The second transistor is used for sinking a drive output current via the output terminal. The output driver stage circuit is used for controlling the drive output current corresponding to a signal output potential level of the output signal. The first phase inverter circuit(105) is used for controlling circuit current of the first differential transistors. The second phase inverter circuit(106) is used for controlling circuit current of the second differential transistors.
摘要翻译：目的：提供一种具有自动控制电路的运算放大器，用于在整个工作范围内实现高转换速率，通过增加差分输入级的电流值而不使用外部信号，无需外部控制电路即可获得高转换速率。构成：运算放大器包括一对第一差分晶体管，一对第二差分晶体管，第一电流源电路，第二电流源电路，输出端子，第一晶体管，第二晶体管，输出驱动器级电路，第一相逆变器电路和第二相位逆变器电路。第一差分晶体管设置在第一电源导体和第二电源导体之间，以便在第一差分输入端（101）和第二差分输入端（102）处接收差分输入信号。第二差分晶体管设置在第一电源导体和第二电源导体之间，以便在第三差分输入端和第四差分输入端接收差分输入信号。第一电流源电路（103）连接在第一差分晶体管对和第二电源导体之间。第二电流源电路（104）连接在第二差分晶体管对和第一电源导体之间。输出端子用于输出输出信号。第一个晶体管用于通过输出端子提供驱动输出电流。第二个晶体管用于通过输出端子吸收驱动输出电流。输出驱动器级电路用于控制对应于输出信号的信号输出电位电平的驱动输出电流。第一相位逆变器电路（105）用于控制第一差分晶体管的电路电流。第二相位逆变器电路（106）用于控制第二差分晶体管的电路电流。

3. 发明公开

KR20090036273A LOW-VOLTAGE HIGH-GAIN TRANSRESISTANCE AMPLIFIER 无效
标题翻译：低电压高增益放大器
公开(公告)号：KR20090036273A
公开(公告)日：2009-04-14
申请号：KR20070101350
申请日：2007-10-09
申请人： BANG JUN HO , KIM BYOUNG WOOK , CHO SEONG IK
发明人： BANG JUN HO , KIM BYOUNG WOOK , CHO SEONG IK
IPC分类号： H03F3/04
CPC分类号： H03F3/303 , H03F3/04
摘要： A transresistance amplifier is provided to obtain a wide application range by controlling a gain control range according to a variable control voltage. Sources of second, fourth, and sixth transistors are connected to the power in parallel. Drains of first, third, and fifth transistors are connected to the drains of the second, fourth, and sixth transistors in series. Sources of first, third, and fifth transistors are connected to a ground line. An input current is applied to the drain of the first and second transistors and the gate of the first, third, and fifth transistors. The gate of the fourth transistor is connected to the drain of the fifth and sixth transistors. The output voltage is outputted from the drain of the third and fourth transistors.
摘要翻译：提供了跨阻放大器，通过根据可变控制电压控制增益控制范围来获得广泛的应用范围。第二，第四和第六晶体管的源极并联连接到电源。第一，第三和第五晶体管的漏极串联连接到第二，第四和第六晶体管的漏极。第一，第三和第五晶体管的源极连接到地线。输入电流施加到第一和第二晶体管的漏极以及第一，第三和第五晶体管的栅极。第四晶体管的栅极连接到第五和第六晶体管的漏极。输出电压从第三和第四晶体管的漏极输出。

4. 发明公开

KR1020060012041A 전체 동작 범위에 걸쳐 높은 슬루율을 실현하기 위한 자기제어 회로를 갖는 연산 증폭기 无效
标题翻译：具有自动控制电路的操作放大器，用于通过完全运行范围实现高速率
公开(公告)号：KR1020060012041A
公开(公告)日：2006-02-06
申请号：KR1020060003023
申请日：2006-01-11
申请人： 르네사스 일렉트로닉스 가부시키가이샤
发明人： 미우라마코토
IPC分类号： H03F3/45
CPC分类号： H03F3/303 , H03F2203/45454 , H03F2203/45466 , H03F2203/45471
摘要： 연산 증폭기는 전체 동작 범위에서 차동 신호가 입력될 수 있는 차동 입력단과; 차동 입력단의 전류값을 결정하도록 연결된 전류원 회로와, 출력단 회로의 트랜지스터와 전류원 회로 사이에 마련되는 위상 반전 회로와, 구동단 회로 및 출력단 회로를 포함한다. 위상 반전 회로는 출력 신호 전위 레벨에 따라 전류원 회로의 전류를 제어한다. 이러한 구성을 이용함으로써, 전체 동작 범위에 걸쳐 높은 슬루율을 실현할 수 있다.
연산 증폭기, 오피앰프, 슬루율

5. 发明公开

KR1020010095166A 차동 증폭 장치, 반도체 장치, 전원 회로 및 이것을사용한 전자기기 失效
标题翻译：差分放大器，半导体器件，电源电路和使用其的电子器件
公开(公告)号：KR1020010095166A
公开(公告)日：2001-11-03
申请号：KR1020010016899
申请日：2001-03-30
申请人： 세이코 엡슨 가부시키가이샤
发明人： 추치야마사히코
IPC分类号： H03F3/45
CPC分类号： H03F3/45183 , H03F3/303 , H03F2200/153 , H03F2203/45454 , H03F2203/45674
摘要： PURPOSE: To speedily stabilize the output voltage of a differential amplifier. CONSTITUTION: A differential amplifier circuit 10 is provided with an N type transistor 16 and an N type transistor 18 and operated by an input voltage VIN1. A differential amplifier circuit 30 is provided with a P type transistor 36 and a P type transistor 38 and operated by an input voltage VIN2D. A P type transistor 50 to be operated by a signal S1 from the differential amplifier circuit 10 and an N type transistor 52 to be operated by a signal S2 from the differential amplifier 30 are provided and a voltage between these transistors 50 and 52 becomes the output voltage VOUT. Then, a voltage control circuit 60 equipped with an N type transistor 62 is provided for speedily changing the gate voltage of the P type transistor 50 on the basis of a signal S3 from the differential amplifier circuit 30. A voltage control circuit 70 equipped with a P type transistor 72 is provided for speedily changing the gate voltage of the N type transistor 52 corresponding to a signal S4 from the differential amplifier circuit 10.
摘要翻译：目的：快速稳定差分放大器的输出电压。构成：差分放大器电路10具有N型晶体管16和N型晶体管18，并由输入电压VIN1操作。差分放大器电路30设置有P型晶体管36和P型晶体管38，并由输入电压VIN2D操作。 AP型晶体管50由来自差分放大电路10的信号S1和由差分放大器30的信号S2操作的N型晶体管52提供，并且这些晶体管50和52之间的电压变为输出电压 VOUT。然后，提供配备有N型晶体管62的电压控制电路60，用于根据来自差分放大器电路30的信号S3快速改变P型晶体管50的栅极电压。一个电压控制电路70，提供P型晶体管72，用于从差分放大电路10快速改变对应于信号S4的N型晶体管52的栅极电压。

6. 发明授权

KR101580183B1 부스트 연산 증폭기 有权
标题翻译：升压运算放大器
公开(公告)号：KR101580183B1
公开(公告)日：2015-12-24
申请号：KR1020080135851
申请日：2008-12-29
申请人： 테세라 어드밴스드 테크놀로지스, 인크.
发明人： 이원효
IPC分类号： H03F3/45 , H03F1/02
CPC分类号： H03F3/45183 , H03F3/303 , H03F3/45618 , H03F2203/45212 , H03F2203/45526 , H03F2203/45648
摘要： 부스트연산증폭기가제공된다. 상기부스트연산증폭기는입력된차동전압을증폭하여출력하는차동증폭부, 상기차동증폭부의제1 출력단에흐르는전류를제1 노드및 제2 노드각각에공급하도록미러링하는제1 미러링부, 상기차동증폭부의제2 출력단에흐르는전류를상기제1 노드및 상기제2 노드각각에공급하도록미러링하는제2 미러링부, 제1 전원과출력노드사이에접속되고, 상기제1 노드의전압에기초하여스위칭하는풀업트랜지스터,및제2 전원과상기출력노드사이에접속되고, 상기제2 노드의전압에기초하여스위칭하는풀 다운트랜지스터를포함한다.

7. 发明授权

KR101126050B1 적응 바이어싱을 이용하는 고스윙 연산 증폭기 출력 스테이지 有权
标题翻译：使用自适应偏置的高电平运算放大器输出级
公开(公告)号：KR101126050B1
公开(公告)日：2012-03-29
申请号：KR1020107005944
申请日：2008-08-21
申请人： 퀄컴 인코포레이티드
发明人： 다바크하이크 , 서동원 , 미시라마누
IPC分类号： H03F1/52 , H03F3/30 , H03F3/45
CPC分类号： H03F3/45192 , H03F1/52 , H03F1/523 , H03F3/303 , H03F2203/30015 , H03F2203/30084 , H03F2203/30117 , H03F2203/45244 , H03F2203/45626 , H03F2203/45732
摘要： 출력 스테이지 (123) 는 VDDA 노드와 출력 노드 (121) 사이의 풀업 전류 경로에서 직렬로 커플링된 2 개의 트랜지스터 (T3, T4) (스위칭 트랜지스터 및 바이어싱 트랜지스터) 를 포함하며, 또한 출력 노드 (121) 와 접지 노드 사이의 풀다운 전류 경로에서 직렬로 커플링된 2 개의 트랜지스터 (T1, T2) (스위칭 트랜지스터 및 바이어싱 트랜지스터) 도 포함한다. 바이어싱 트랜지스터 (T2, T4) 를 제공하는 것은 트랜지스터에 걸쳐 강하되는 최대 전압을 감소시킴으로써, 트랜지스터가 VDDA 보다 낮은 항복 전압을 갖게 한다. 적응 바이어싱 회로 (126) 는 출력 노드 (121) 전압에 기초하여 바이어싱 트랜지스터 (T2, T4) 상의 게이트 전압을 조정한다. 출력 전압이 중간 범위에 있는 경우에는, 게이트 전압은 전압 스트레스를 감소시키기 위해서 레일 전압으로부터 멀리 떨어져 설정된다. 출력 전압이 레일 전압에 보다 가까운 범위에 있는 경우에는, 게이트 전압은 레일 전압에 보다 가깝게 설정됨으로써, 레일-투-레일 출력 전압 스윙을 용이하게 한다.

8. 发明授权

KR101038168B1 증폭 회로 失效
标题翻译：放大电路
公开(公告)号：KR101038168B1
公开(公告)日：2011-05-31
申请号：KR1020080081952
申请日：2008-08-21
申请人： 산요덴키가부시키가이샤 , 산요 세미컨덕터 컴퍼니 리미티드
发明人： 오가따다까시게
IPC分类号： H03F3/30 , H03F3/26
CPC分类号： H03F3/303 , H03F1/0261 , H03F1/0277 , H03F3/3035 , H03F3/3059 , H03F3/45475 , H03F2203/45138 , H03F2203/45644
摘要： 출력단에 AB급 동작하는 푸시풀 회로를 구비한 증폭 회로에서, 아이들 전류에 의한 전력 소비를 저감한다. 앰프(26)는 차동 입력 V
IN 의 플러스의 기간에 대응하여, 출력단 회로(24)의 푸시풀 회로를 구성하는 한쪽의 트랜지스터 Tr1을 AB급 동작시킨다. 트랜지스터 Tr3은, 앰프(26)의 출력에 기초하여, V
IN 의 플러스 기간에 대응해서 온하고, 푸시풀 회로를 구성하는 다른 쪽의 트랜지스터 Tr2의 게이트를 접지시켜서, Tr2를 컷오프 상태로 한다. 마찬가지로, 앰프(28)는 차동 입력 V
IN 의 마이너스 기간에 대응하여 Tr2를 AB급 동작시킴과 함께, 트랜지스터 Tr4를 온시켜서 Tr1의 게이트를 접지시키고, Tr1을 컷오프 상태로 한다.
앰프, 트랜지스터, 증폭 회로, 게이트, 푸시풀 회로

9. 发明公开

KR1020100046261A 적응 바이어싱을 이용하는 고스윙 연산 증폭기 출력 스테이지 有权
标题翻译：使用自适应偏置的高电平运算放大器输出级
公开(公告)号：KR1020100046261A
公开(公告)日：2010-05-06
申请号：KR1020107005944
申请日：2008-08-21
申请人： 퀄컴 인코포레이티드
发明人： 다바크하이크 , 서동원 , 미시라마누
IPC分类号： H03F1/52 , H03F3/30 , H03F3/45
CPC分类号： H03F3/45192 , H03F1/52 , H03F1/523 , H03F3/303 , H03F2203/30015 , H03F2203/30084 , H03F2203/30117 , H03F2203/45244 , H03F2203/45626 , H03F2203/45732
摘要： An output stage (123) includes two transistors (T3, T4) (switching transistor, and biasing transistor) coupled in series in a pullup current path between a VDDA node and an output node, (120) and also includes two transistors (Tl, T2) (switching transistor and biasing transistor) coupled in series in a pulldown current path between the output node (121) and a ground node. Providing the biasing transistors (T2,T4) reduces the maximum voltage dropped across the transistors, thereby allowing the transistors to have lower breakdown voltages than VDDA. An adaptive biasing circuit adjusts the gate voltage on a biasing transistor (T2,T4) based on the output node (121) voltage. If the output voltage is in a midrange, then the gate voltage is set farther away from a rail voltage in order to reduce voltage stress. If the output voltage is in a range closer to the rail voltage, then the gate voltage is set closer to the rail voltage, thereby facilitating rail-to-rail output voltage swings.
摘要翻译：输出级（123）包括在VDDA节点和输出节点之间的上拉电流路径中串联耦合的两个晶体管（T3，T4）（开关晶体管和偏置晶体管）（120），并且还包括两个晶体管（T1， T2）（开关晶体管和偏置晶体管），其串联耦合在输出节点（121）和接地节点之间的下拉电流路径中。提供偏置晶体管（T2，T4）降低了跨越晶体管的最大电压，从而允许晶体管具有比VDDA更低的击穿电压。自适应偏置电路基于输出节点（121）电压来调节偏置晶体管（T2，T4）上的栅极电压。如果输出电压处于中频范围，则栅极电压被设置得更远离轨道电压，以便减小电压应力。如果输出电压在更接近导轨电压的范围内，则栅极电压被设置为更接近导轨电压，从而便于轨至轨输出电压摆动。

10. 发明授权

KR100570403B1 전체 동작 범위에 걸쳐 높은 슬루율을 실현하기 위한 자기제어 회로를 갖는 연산 증폭기 失效
标题翻译：具有自动控制电路的运算放大器，用于在整个工作范围内实现高压摆率
公开(公告)号：KR100570403B1
公开(公告)日：2006-04-11
申请号：KR1020030066769
申请日：2003-09-26
申请人： 르네사스 일렉트로닉스 가부시키가이샤
发明人： 미우라마코토
IPC分类号： H03F3/45
CPC分类号： H03F3/303 , H03F2203/45454 , H03F2203/45466 , H03F2203/45471
摘要： 연산 증폭기는: 전체 동작 범위에서 차동 신호가 입력될 수 있는 차동 입력단과; 차동 입력단의 전류값을 결정하도록 연결된 전류원 회로와; 출력단 회로의 트랜지스터와 전류원 회로 사이에 마련되는 위상 반전 회로와; 구동단 회로; 및 출력단 회로를 포함한다. 위상 반전 회로는 출력 신호 전위 레벨에 따라 전류원 회로의 전류를 제어한다. 이러한 구성을 이용함으로써, 전체 동작 범위에 걸쳐 높은 슬루율을 실현할 수 있다.
연산 증폭기, 오피앰프, 슬루율

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式