专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020170107479A 증폭 회로 审中-实审
标题翻译：放大电路
公开(公告)号：KR1020170107479A
公开(公告)日：2017-09-25
申请号：KR1020177022652
申请日：2016-07-19
申请人： 선전 구딕스 테크놀로지 컴퍼니, 리미티드
发明人： 장,멩웬
IPC分类号： H03F3/45 , H03F1/30 , H03F3/00
CPC分类号： H03F1/0205 , H03F1/301 , H03F1/32 , H03F3/005 , H03F3/187 , H03F3/45183 , H03F3/45188 , H03F3/45192 , H03F3/45475 , H03F3/45659 , H03F3/45699 , H03F3/45762 , H03F2200/129 , H03F2200/156 , H03F2200/159 , H03F2200/18 , H03F2200/222 , H03F2200/252 , H03F2200/264 , H03F2200/471 , H03F2200/555 , H03F2203/45008 , H03F2203/45012 , H03F2203/45024 , H03F2203/45028 , H03F2203/45054 , H03F2203/45068 , H03F2203/45082 , H03F2203/45112 , H03F2203/45134 , H03F2203/45136 , H03F2203/45171 , H03F2203/45174 , H03F2203/45182 , H03F2203/45188 , H03F2203/45192 , H03F2203/45208 , H03F2203/45244 , H03F2203/45332 , H03F2203/45421 , H03F2203/45434 , H03F2203/45444 , H03F2203/45512 , H03F2203/45514 , H03F2203/45534 , H03F2203/45544 , H03F2203/45546 , H03F2203/45551 , H03F2203/45586 , H03F2203/45588 , H03F2203/45616 , H03F2203/45632 , H03F2203/45642 , H03F2203/45656 , H03F2203/45674 , H03F2203/45676 , H03F3/4547
摘要： 본원발명은, 리어(post) 공통모드전압에의해제1 참조전압, 제2 참조전압및 참조공통모드전압을발생시키는참조전압발생회로; 상기참조공통모드전압에의해프론트(pre) 출력차분신호를차분입력신호로변환시키는공통모드전압변환회로; 및신속하게상기증폭서브회로의공통모드마이너스피드백을구축하도록제어전압을발생시키는공통모드마이너스피드백회로를포함하되, 상기제1 참조전압및 상기제2 참조전압은상기프리출력차분신호의기저신호를제공하는증폭회로를제공한다. 본원발명에서제공되는증폭회로는기저신호를제거하고공통모드전압을변환시키며신속하게공통모드마이너스피드백을구축시킬수 있다.
摘要翻译：本发明还提供一种参考电压产生电路，用于产生释放1参考电压，第二参考电压和参考共模电压为后共模电压; 一种共模电压转换电路，用于通过基准共模电压将预输出差分信号转换为差分输入信号; 本发明公开一种用于快速产生控制电压以建立放大子电路的共模负反馈的共模负反馈电路，其中第一参考电压和第二参考电压产生预放大子电路的基极信号，提供放大电路。本发明提供的放大电路可以去除基极信号，转换共模电压，快速建立共模负反馈。

2. 发明公开

KR1020070030141A 차동형 오피 앰프 失效
标题翻译：差分型运算放大器
公开(公告)号：KR1020070030141A
公开(公告)日：2007-03-15
申请号：KR1020060087338
申请日：2006-09-11
申请人： 산요덴키가부시키가이샤
发明人： 오니시아끼노부
IPC分类号： H03F3/45
CPC分类号： H03F3/45192 , H03F3/45183 , H03F3/45475 , H03F3/45659 , H03F2200/264 , H03F2200/366 , H03F2203/45008 , H03F2203/45012 , H03F2203/45074 , H03F2203/45082 , H03F2203/45088 , H03F2203/45471 , H03F2203/45508 , H03F2203/45551 , H03F2203/45616 , H03F2203/45642
摘要： A differential type operational amplifier is provided to reduce power consumption by constraining deterioration of a distortion ratio. A differential type operational amplifier includes a differential circuit(11), a control voltage generation circuit, a variable current generation circuit(31,33), and a constant current generation circuit(32,34). The differential circuit(11) is operated according to first and second input voltages. The control voltage generation circuit generates a control voltage which sets an intermediate voltage of the first and second output voltages to a predetermined reference voltage. The variable current generation circuit(31,33) is connected to the differential circuit(11) in series, and generates a variable current according to the control voltage. The constant generation circuit(32,34) is connected to the variable current generation circuit(31,33) in parallel, and generates a constant current. The intermediate voltage is controlled to be a reference voltage by the variable current and the constant current.
摘要翻译：提供了一种差分型运算放大器，通过约束失真比的劣化来降低功耗。差分型运算放大器包括差分电路（11），控制电压产生电路，可变电流产生电路（31,33）和恒流产生电路（32,34）。差分电路（11）根据第一和第二输入电压工作。控制电压产生电路产生将第一和第二输出电压的中间电压设定为预定参考电压的控制电压。可变电流产生电路（31,33）串联连接到差分电路（11），并根据控制电压产生可变电流。恒定电路（32,34）并联连接到可变电流产生电路（31,33），并产生恒定电流。通过可变电流和恒定电流将中间电压控制为参考电压。

3. 发明授权

KR100140160B1 저동작전압에서 작동이 가능하고, 고출력 임피던스를 갖는 캐스코드 회로 失效
标题翻译： CASCODE电路工作在低工作时间并具有输出阻抗
公开(公告)号：KR100140160B1
公开(公告)日：1998-07-15
申请号：KR1019940023097
申请日：1994-09-13
申请人： 닛뽕덴끼 가부시끼가이샤
发明人： 에또도시유끼
IPC分类号： H03F1/22
CPC分类号： H03F3/45179 , H03F1/223 , H03F3/45192 , H03F3/45659 , H03F2203/45012 , H03F2203/45398 , H03F2203/45651
摘要： 캐스코드회로는 입력단자(70)에 접속된 게이트와 출력 NMOS 트랜지스터(2)를 통하여 출력단자(71)에 접속된 드레인을 갖는 소오스가 접지된 입력 NMOS 트랜지스터(1)를 포함한다.
증폭회로는 상기 입력 트랜지스터의 드레인에 접속된 소오스를 갖는 게이트가 접지된 제3NMOS 트랜지스터(3)와, 상기 제3트랜지스터의 드레인에 접속된 입력전류경로를 갖는 PMOS 트랜지스터(4)와 (5)로 구성된 전류미러회로와, 부하로서 상기 전류미러회로의 출력전류경로에 접속된 전류원(40)으로 구성된다.
상기 증폭회로의 출력은 상기 제2트랜지스터(2)의 게이트에 귀환된다.
상기의 배열에 의해서, 상기 캐스코드회로는 최저 출력신호전압이 약 0.5V에 도달할때까지 고출력 임피던스를 유지할 수 있고, 또한 약 2V의 최저동작 전원전압 및 동시에, CMOS 공정에서 IC에 적합한 회로구성을 가질 수 있다.

4. 发明公开

KR1020140135109A 신호 처리 회로, 리졸버 디지털 컨버터 및 멀티패스 네스티드 미러 증폭 회로 审中-实审
标题翻译：信号处理电路，分辨率数字转换器和多路径镜像放大器
公开(公告)号：KR1020140135109A
公开(公告)日：2014-11-25
申请号：KR1020140057202
申请日：2014-05-13
申请人： 르네사스 일렉트로닉스 가부시키가이샤
发明人： 후나또요시히로 , 구마모또도시오 , 요시자와도모아끼 , 구로오까가즈아끼
IPC分类号： H03F3/34 , H03F3/38
CPC分类号： H03F3/2171 , H03F3/005 , H03F3/393 , H03F3/45179 , H03F3/45192 , H03F3/45762 , H03F3/45946 , H03F2200/264 , H03F2200/271 , H03F2200/375 , H03F2200/408 , H03F2200/411 , H03F2200/81 , H03F2203/45012 , H03F2203/45028 , H03F2203/45116 , H03F2203/45136 , H03F2203/45138 , H03F2203/45174 , H03F2203/45212 , H03F2203/45512 , H03F2203/45528 , H03F2203/45558 , H03F2203/45594 , H03F2203/45601 , H03F2203/45604 , H03F2203/45631 , H03F2203/45632 , H03F2203/45634 , H03F2203/45641 , H03F2203/45681 , H03F2203/45698 , H03F2203/45726
摘要： 초퍼 증폭기의 출력을 가산 처리하여, 오프셋 전압을 제거한 신호를 생성하는 경우, 그 가산 처리를 행하는 회로에 기인하는 오프셋 전압이, 더 중첩된다. 신호 처리 회로(1)는 차동 입력 신호(Vsp(t)/Vsm(t))를 증폭하는 차동 증폭 회로(AMP1)를 갖는 초퍼 증폭기(1A)와, 초퍼 증폭기가 생성하는 초퍼 출력 신호(Vsub(t))를 가산하여, 가산 신호(Vfil(t))를 생성하는 가산 회로(1B)를 구비한다. 차동 증폭 회로에 입력되는 차동 신호는, 제어 클록(CLK1)의 제1 위상 기간 및 제2 위상 기간마다 교체되고, 가산 회로는, 제1 위상 기간 및 제2 위상 기간에 있어서의 초퍼 출력 신호를 가산하여, 가산 신호를 생성한다.
摘要翻译：如果通过执行斩波放大器的输出的相加处理产生没有偏移电压的信号，则叠加由于执行加法处理的电路引起的偏移电压。信号处理电路（1）包括：斩波放大器（1A），其包括放大差分输入信号（Vsp（t）/ Vsm（t））的差分放大器电路（AMP1）; 和加法电路（1B），通过将斩波放大器产生的斩波输出信号（Vsub（t））相加，生成加法信号（Vfil（t））。输入到差分放大器电路的差分信号在控制时钟（CLK1）的每第一相位周期和第二相位周期互换。加法器电路通过在第一相位周期和第二相位周期中相加斩波器输出信号来生成相加信号。

5. 发明授权

KR100767581B1 차동형 오피 앰프 失效
标题翻译：差分型运算放大器
公开(公告)号：KR100767581B1
公开(公告)日：2007-10-17
申请号：KR1020060087338
申请日：2006-09-11
申请人： 산요덴키가부시키가이샤
发明人： 오니시아끼노부
IPC分类号： H03F3/45
CPC分类号： H03F3/45192 , H03F3/45183 , H03F3/45475 , H03F3/45659 , H03F2200/264 , H03F2200/366 , H03F2203/45008 , H03F2203/45012 , H03F2203/45074 , H03F2203/45082 , H03F2203/45088 , H03F2203/45471 , H03F2203/45508 , H03F2203/45551 , H03F2203/45616 , H03F2203/45642
摘要： 본 발명은 왜곡률 열화를 억제하여, 소비 전력을 저감시키는 것을 목적으로 한다. 제1 및 제2 입력 전압에 따른 제1 및 제2 출력 전압을 출력하는 차동형 오피 앰프로서, 상기 제1 및 제2 입력 전압에 따라서 동작하는 차동 회로와, 상기 제1 및 제2 출력 전압의 중간 전압을 소정의 기준 전압으로 하기 위한 제어 전압을 생성하는 제어 전압 생성 회로와, 상기 차동 회로와 직렬로 접속되며, 상기 제어 전압에 따른 가변 전류를 생성하는 가변 전류 생성 회로와, 상기 가변 전류 생성 회로와 병렬로 접속되며, 정전류를 생성하는 정전류 생성 회로를 구비하고, 상기 가변 전류 및 상기 정전류에 의해 상기 중간 전압이 상기 기준 전압으로 되도록 제어된다.
차동 회로, 제어 전압 생성 회로, N형 MOSFET, P형 MOSFET, 차동 증폭 회로

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式