专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR101691115B1 트렌치를 통한 선택적 게르마늄 Ｐ―컨택트 금속화를 포함하는 트랜지스터 소자 및 그 제조 방법 有权
标题翻译：通过TRENCH选择性的GERMANIUM P-CONTACT金属化
公开(公告)号：KR101691115B1
公开(公告)日：2016-12-30
申请号：KR1020157012018
申请日：2011-09-30
申请人： 인텔 코포레이션
发明人： 글라스글렌,에이. , 머티,아난드,에스. , 가니,타히르
IPC分类号： H01L29/423 , H01L21/768 , H01L29/78
CPC分类号： H01L29/0676 , H01L21/02532 , H01L21/28512 , H01L21/28525 , H01L21/3215 , H01L21/76831 , H01L23/535 , H01L27/092 , H01L27/0924 , H01L29/0615 , H01L29/0847 , H01L29/086 , H01L29/165 , H01L29/167 , H01L29/36 , H01L29/41791 , H01L29/42392 , H01L29/45 , H01L29/456 , H01L29/4966 , H01L29/66477 , H01L29/66545 , H01L29/6659 , H01L29/66628 , H01L29/66636 , H01L29/66681 , H01L29/66931 , H01L29/7785 , H01L29/78 , H01L29/7816 , H01L29/7833 , H01L29/7848 , H01L29/785 , H01L29/7851
摘要： 종래소자에비해감소된기생컨택트저항을갖는트랜지스터소자를형성하기위한기술이개시된다. 이기술들은, 예를들어, 실리콘또는실리콘게르마늄(SiGe) 소스/드레인영역들상에예를들어, 일련의금속과같은표준컨택트스택을이용하여구현될수 있다. 한예시적이러한실시예에따르면, 중간의붕소도핑된게르마늄층이소스/드레인과컨택트금속사이에제공되어컨택트저항을상당히줄인다. 평면및 비평면트랜지스터구조(예를들어, FinFET) 뿐만아니라변형된(strained) 및변형되지않은(unstrained) 채널구조를포함한, 수많은트랜지스터구성과적절한제조프로세스가본 개시에비추어명백할것이다. 불합치전위(misfit dislocation)를줄이기위해단계화된버퍼링이이용될수 있다. 기술들은특히 p-타입소자를구현하기에특히적합하지만, 원한다면 n-타입소자에대해서도이용될수 있다.
摘要翻译：公开了用于形成具有高掺杂硼掺杂锗的源区和漏区的晶体管器件的技术。在一些实施例中，使用在源极和漏极区域及其对应的尖端区域中的选择性外延沉积来提供原位硼掺杂锗或者掺杂有硼掺杂锗层的硼掺杂硅锗。在一些这样的情况下，锗浓度可以例如超过50原子％且高达100原子％，并且硼浓度可以例如超过1E20cm-3。可以使用提供梯度锗和/或硼浓度的缓冲液来更好地接合不同的层。锗在外延金属界面掺杂的硼的浓度有效地降低了寄生电阻而不降低尖端突然性。这些技术可以例如在平面或非平面晶体管器件中实现。

2. 发明公开

KR1020130111592A ＰＭＯＳ 집적을 위한 컬럼 ＩＶ 트랜지스터 无效
标题翻译：用于PMOS整合的柱IV晶体管
公开(公告)号：KR1020130111592A
公开(公告)日：2013-10-10
申请号：KR1020137015944
申请日：2011-12-20
申请人： 인텔 코포레이션
发明人： 글라스글렌에이 , 머시아난드에스
IPC分类号： H01L29/78 , H01L21/336
CPC分类号： H01L29/0676 , H01L21/02532 , H01L21/28512 , H01L21/28525 , H01L21/3215 , H01L21/76831 , H01L23/535 , H01L27/092 , H01L27/0924 , H01L29/0615 , H01L29/0847 , H01L29/086 , H01L29/165 , H01L29/167 , H01L29/36 , H01L29/41791 , H01L29/42392 , H01L29/45 , H01L29/456 , H01L29/4966 , H01L29/66477 , H01L29/66545 , H01L29/6659 , H01L29/66628 , H01L29/66636 , H01L29/66681 , H01L29/66931 , H01L29/7785 , H01L29/78 , H01L29/7816 , H01L29/7833 , H01L29/7848 , H01L29/785 , H01L29/7851
摘要： 고 농도의 게르마늄을 갖는 소스/드레인 영역을 갖춘 컬럼 IV 트랜지스터를 형성하는 기술이 개시되며, 이 기술은 종래 소자들에 비해 감소된 기생 저항을 나타낸다. 일부 예시적인 실시예에서, 소스/드레인 영역 각각은 박막의 p형 실리콘이나 게르마늄 혹은 SiGe 디포지션을 포함하는데, 이때 소스/드레인 물질 디포지션의 나머지 부분은 p형 게르마늄이나 혹은 게르마늄 합금(예컨대 게르마늄:주석이거나 다른 적절한 변형 유발자로서, 적어도 80원자%의 게르마늄 함량과 20원자% 미만의 다른 성분을 가짐)이다. 일부 실시예에서, 변형 완화(strain relaxation)의 증거는 불합치 전위(misfit dislocation) 및/또는 스레딩 전위(threading dislocation) 및/또는 쌍정(twins)을 포함하는 게르마늄이 풍부한 캡 층에서 관찰될 수 있다. 평면 및 비평면 트랜지스터 구조(예컨대 FinFET 및 나노와이어 트랜지스터) 뿐만 아니라 변형 및 비변형 채널 구조를 포함한 다양한 트랜지스터 구성이 이용될 수 있다.
摘要翻译：公开了用于形成具有高掺杂硼掺杂锗的源区和漏区的晶体管器件的技术。在一些实施例中，使用在源极和漏极区域及其对应的尖端区域中的选择性外延沉积来提供原位硼掺杂锗或者掺杂有硼掺杂锗层的硼掺杂硅锗。在一些这样的情况下，锗浓度可以例如超过50原子％且高达100原子％，并且硼浓度可以例如超过1E20cm-3。可以使用提供梯度锗和/或硼浓度的缓冲液来更好地接合不同的层。锗在外延金属界面掺杂的硼的浓度有效地降低了寄生电阻而不降低尖端突然性。这些技术可以例如在平面或非平面晶体管器件中实现。

3. 发明公开

KR1020130088188A 고농도의 붕소 도핑된 게르마늄을 갖는 트랜지스터 有权
标题翻译：具有高浓度的硼氢化锗的晶体管
公开(公告)号：KR1020130088188A
公开(公告)日：2013-08-07
申请号：KR1020137016371
申请日：2011-12-07
申请人： 인텔 코포레이션
发明人： 머시,아난드에스. , 글라스,글렌에이. , 가니,타히르 , 필라리세티,라비 , 무크헤르지,닐로이 , 카바리에로스,잭,티. , 코틀야,로자 , 라치매디,윌리 , 리우,마크와이.
IPC分类号： H01L29/78 , H01L21/336
CPC分类号： H01L29/0676 , H01L21/02532 , H01L21/28512 , H01L21/28525 , H01L21/3215 , H01L21/76831 , H01L23/535 , H01L27/092 , H01L27/0924 , H01L29/0615 , H01L29/0847 , H01L29/086 , H01L29/165 , H01L29/167 , H01L29/36 , H01L29/41791 , H01L29/42392 , H01L29/45 , H01L29/456 , H01L29/4966 , H01L29/66477 , H01L29/66545 , H01L29/6659 , H01L29/66628 , H01L29/66636 , H01L29/66681 , H01L29/66931 , H01L29/7785 , H01L29/78 , H01L29/7816 , H01L29/7833 , H01L29/7848 , H01L29/785 , H01L29/7851 , H01L29/4916 , H01L29/66795
摘要： 고농도의 붕소 도핑된 게르마늄의 소스 및 드레인 영역을 갖는 트랜지스터 소자를 형성하기 위한 기술들이 개시된다. 일부 실시예들에서, 인 시츄(in situ) 붕소 도핑된 게르마늄, 또는 대안으로서, 고농도 붕소 도핑된 게르마늄층으로 캡핑된(capped) 붕소 도핑된 실리콘 게르마늄이 선택적 에피텍셜 피착을 이용하여 소스 및 드레인 영역들과 그들의 대응하는 팁 영역(tip region)들에 제공된다. 일부 이러한 경우, 게르마늄 농도는, 예를 들어, 50 원자 %를 초과하여 100 원자 %에 이를 수 있고, 붕소 농도는, 예를 들어, 1E20 cm
-3 을 초과할 수 있다. 더 양호한 계면 이질 층(disparate layer)들을 위해 등급화된 게르마늄 및/또는 붕소 농도를 제공하는 버퍼가 이용될 수 있다. 에피-금속 계면에서 게르마늄 내에 도핑되는 붕소의 농도는 팁 돌연성을 저하시키지 않고 기생 저항을 효과적으로 낮춘다. 이 기술들은, 예를 들어, 평면 또는 비평면 트랜지스터 소자에서 구현될 수 있다.
摘要翻译：公开了用于形成具有高掺杂硼掺杂锗的源区和漏区的晶体管器件的技术。在一些实施例中，使用在源极和漏极区域及其对应的尖端区域中的选择性外延沉积来提供原位硼掺杂锗或者掺杂有硼掺杂锗层的硼掺杂硅锗。在一些这样的情况下，锗浓度可以例如超过50原子％且高达100原子％，并且硼浓度可以例如超过1E20cm-3。可以使用提供梯度锗和/或硼浓度的缓冲液来更好地接合不同的层。锗在外延金属界面掺杂的硼的浓度有效地降低了寄生电阻而不降低尖端突然性。这些技术可以例如在平面或非平面晶体管器件中实现。

4. 发明公开

KR20180005251A PMOS 집적을 위한 컬럼 IV 트랜지스터 审中-公开
标题翻译：用于PMOS集成的PMOS IV列IV晶体管
公开(公告)号：KR20180005251A
公开(公告)日：2018-01-15
申请号：KR20177036360
申请日：2011-12-20
IPC分类号： H01L29/78 , H01L21/285 , H01L29/165 , H01L29/45 , H01L29/49 , H01L29/66
CPC分类号： H01L29/0676 , H01L21/02532 , H01L21/28512 , H01L21/28525 , H01L21/3215 , H01L21/76831 , H01L23/535 , H01L27/092 , H01L27/0924 , H01L29/0615 , H01L29/0847 , H01L29/086 , H01L29/165 , H01L29/167 , H01L29/36 , H01L29/41791 , H01L29/42392 , H01L29/45 , H01L29/456 , H01L29/4966 , H01L29/66477 , H01L29/66545 , H01L29/6659 , H01L29/66628 , H01L29/66636 , H01L29/66681 , H01L29/66931 , H01L29/7785 , H01L29/78 , H01L29/7816 , H01L29/7833 , H01L29/7848 , H01L29/785 , H01L29/7851
摘要： 고농도의게르마늄을갖는소스/드레인영역을갖춘컬럼 IV 트랜지스터를형성하는기술이개시되며, 이기술은종래소자들에비해감소된기생저항을나타낸다. 일부예시적인실시예에서, 소스/드레인영역각각은박막의 p형실리콘이나게르마늄혹은 SiGe 디포지션을포함하는데, 이때소스/드레인물질디포지션의나머지부분은 p형게르마늄이나혹은게르마늄합금(예컨대게르마늄:주석이거나다른적절한변형유발자로서, 적어도 80원자%의게르마늄함량과 20원자% 미만의다른성분을가짐)이다. 일부실시예에서, 변형완화(strain relaxation)의증거는불합치전위(misfit dislocation) 및/또는스레딩전위(threading dislocation) 및/또는쌍정(twins)을포함하는게르마늄이풍부한캡 층에서관찰될수 있다. 평면및 비평면트랜지스터구조(예컨대 FinFET 및나노와이어트랜지스터) 뿐만아니라변형및 비변형채널구조를포함한다양한트랜지스터구성이이용될수 있다.
摘要翻译：公开了用于形成具有高浓度硼掺杂锗的源区和漏区的晶体管器件的技术。在一些实施例中，使用选择性外延沉积在源极和漏极区域及其相应的尖端区域中提供原位硼掺杂的锗或替代地掺杂有重硼掺杂的锗层的硼掺杂硅锗。在一些这样的情况下，锗浓度可以例如超过50原子％并且高达100原子％，并且硼浓度可以例如超过1E20cm-3。提供分级锗和/或硼浓度的缓冲液可用于更好地连接不同层。在外延金属界面处掺杂在锗中的硼的浓度有效地降低了寄生电阻而不降低尖端陡峭性。该技术可以例如在平面或非平面晶体管器件中体现。

5. 发明授权

KR101784226B1 트렌치를 통한 선택적 게르마늄 Ｐ―컨택트 금속화를 이용한 트랜지스터 소자, 반도체 소자 및 트랜지스터 소자를 형성하는 방법 有权
标题翻译：通过沟槽使用选择性锗P接触金属化来形成晶体管，半导体和晶体管器件的方法
公开(公告)号：KR101784226B1
公开(公告)日：2017-10-11
申请号：KR1020167036162
申请日：2011-09-30
申请人： 인텔 코포레이션
发明人： 글라스글렌,에이. , 머티,아난드,에스. , 가니,타히르
IPC分类号： H01L29/423 , H01L21/768 , H01L29/78
CPC分类号： H01L29/0676 , H01L21/02532 , H01L21/28512 , H01L21/28525 , H01L21/3215 , H01L21/76831 , H01L23/535 , H01L27/092 , H01L27/0924 , H01L29/0615 , H01L29/0847 , H01L29/086 , H01L29/165 , H01L29/167 , H01L29/36 , H01L29/41791 , H01L29/42392 , H01L29/45 , H01L29/456 , H01L29/4966 , H01L29/66477 , H01L29/66545 , H01L29/6659 , H01L29/66628 , H01L29/66636 , H01L29/66681 , H01L29/66931 , H01L29/7785 , H01L29/78 , H01L29/7816 , H01L29/7833 , H01L29/7848 , H01L29/785 , H01L29/7851
摘要： 종래소자에비해감소된기생컨택트저항을갖는트랜지스터소자를형성하기위한기술이개시된다. 이기술들은, 예를들어, 실리콘또는실리콘게르마늄(SiGe) 소스/드레인영역들상에예를들어, 일련의금속과같은표준컨택트스택을이용하여구현될수 있다. 한예시적이러한실시예에따르면, 중간의붕소도핑된게르마늄층이소스/드레인과컨택트금속사이에제공되어컨택트저항을상당히줄인다. 평면및 비평면트랜지스터구조(예를들어, FinFET) 뿐만아니라변형된(strained) 및변형되지않은(unstrained) 채널구조를포함한, 수많은트랜지스터구성과적절한제조프로세스가본 개시에비추어명백할것이다. 불합치전위(misfit dislocation)를줄이기위해단계화된버퍼링이이용될수 있다. 기술들은특히 p-타입소자를구현하기에특히적합하지만, 원한다면 n-타입소자에대해서도이용될수 있다.
摘要翻译：公开了与常规元件相比形成具有减小的寄生接触电阻的晶体管元件的技术。例如，可以使用标准接触堆叠，例如硅或硅锗（SiGe）源/漏区上的一系列金属来实现这些技术。根据一个示例性实施例，在源极/漏极和接触金属之间提供中间硼掺杂锗层，以显着降低接触电阻。鉴于本公开，许多晶体管配置和合适的制造工艺（包括应变和非应变沟道结构）以及平面和非平面晶体管结构（例如，FinFET）将是显而易见的。分阶段缓冲可以用来减少失配错位。这些技术特别适用于实现p型器件，但如果需要也可用于n型器件。

6. 发明公开

KR1020150026066A 터널링 전계 효과 트랜지스터 审中-实审
标题翻译：隧道场效应晶体管
公开(公告)号：KR1020150026066A
公开(公告)日：2015-03-11
申请号：KR1020130104400
申请日：2013-08-30
申请人： 삼성전자주식회사
发明人： 허지현
IPC分类号： H01L29/78 , H01L21/336
CPC分类号： H01L29/20 , B82Y10/00 , H01L29/0673 , H01L29/0676 , H01L29/201 , H01L29/7391 , H01L29/7311 , H01L29/66931 , H01L29/772 , H01L29/7802
摘要： 터널링 전계 효과 트랜지스터가 개시된다.
개시된 터널링 전계 효과 트랜지스터는 소스 전극, 상기 소스 전극으로부터 이격된 드레인 전극, 상기 소스 전극과 드레인 전극 사이의 채널층 및 상기 채널층 상의 일부에 중첩되게 배치된 게이트 전극을 포함한다.
摘要翻译：公开了一种隧道场效应晶体管。所公开的隧道场效应晶体管包括：源电极; 与源电极分离的漏电极; 源电极和漏电极之间的沟道层; 以及设置成与沟道层的一部分重叠的栅电极。

7. 发明授权

KR101435479B1 반도체 소자 및 그의 제조방법 有权
标题翻译：半导体器件及其制造方法
公开(公告)号：KR101435479B1
公开(公告)日：2014-08-28
申请号：KR1020130075780
申请日：2013-06-28
申请人： 경북대학교 산학협력단
发明人： 이정희 , 김동석 , 강희성 , 김도균 , 양충모
IPC分类号： H01L29/772 , H01L29/78
CPC分类号： H01L29/7311 , H01L29/66931 , H01L29/7802
摘要： Disclosed are a semiconductor device and a method of manufacturing the same. A semiconductor structure includes a source layer; a barrier layer which is arranged on a predetermined first region of the source layer and has a second region having a first height and a third region having a second height which is higher than the first height; a drain layer which is arranged on the third region of the barrier layer; an insulating layer which is arranged on the second region of the barrier layer; a gate electrode in the upper part of the insulating layer; a source electrode which is arranged on the predetermined forth region of the source layer; and a drain electrode which is arranged in the upper part of the drain layer.
摘要翻译：公开了一种半导体器件及其制造方法。半导体结构包括源极层; 阻挡层，其设置在所述源极层的规定的第一区域上，具有第一高度的第二区域和具有高于所述第一高度的第二高度的第三区域; 漏极层，其布置在所述阻挡层的所述第三区域上; 绝缘层，其布置在所述阻挡层的所述第二区域上; 绝缘层上部的栅电极; 源电极，其布置在源极层的预定的第四区域上; 以及设置在漏极层的上部的漏电极。

8. 发明授权

KR101402697B1 독립적 및 대칭적인 이중 게이트 구조를 이용한 전자-정공 이중층 터널 전계 효과 트랜지스터 및 그 제조 방법 有权
标题翻译：独立和对称双电位孔双层隧道场效应晶体及其制造方法
公开(公告)号：KR101402697B1
公开(公告)日：2014-06-03
申请号：KR1020120143844
申请日：2012-12-11
申请人： 한국과학기술원
发明人： 이석희 , 김태균 , 문정민 , 정우진
IPC分类号： H01L21/336 , H01L29/78
CPC分类号： H01L29/7855 , H01L29/66931
摘要： The present invention relates to an electron-hole bilayer tunnel field effect transistor using a symmetrical double gate structure and a manufacturing method of the transistor and, more specifically, to an electron-hole bilayer tunnel field effect transistor using a symmetrical double gate structure and a manufacturing method of the transistor, capable of bringing the improvement of a slope and an increase in an operation current under a threshold voltage by using a double gate p-i-n structure and inter-band tunneling; and being formed in practice by suggesting the symmetrical gate structure.
摘要翻译：本发明涉及使用对称双栅极结构的电子 - 空穴双层隧道场效应晶体管及其制造方法，更具体地说，涉及使用对称双栅结构的电子 - 空穴双层隧道场效应晶体管和晶体管的制造方法，能够通过使用双栅极引脚结构和带间隧穿来提高斜率的提高和阈值电压下的工作电流的增加; 并且通过提出对称的门结构在实践中形成。

9. 发明公开

KR1020170019338A 그래핀을 절연체 및 디바이스에 집적화를 위한 그래핀 플루오르화 审中-实审
标题翻译：用于将石墨与绝缘体和器件集成的石墨荧光
公开(公告)号：KR1020170019338A
公开(公告)日：2017-02-21
申请号：KR1020167030578
申请日：2014-06-13
申请人： 인텔 코포레이션
发明人： 카우디요,로만 , 아브지,우가
IPC分类号： H01L21/02 , H01L23/532 , H01L29/51 , H01L29/66
CPC分类号： H01L29/1606 , B82Y10/00 , B82Y30/00 , H01L21/02227 , H01L21/02527 , H01L21/0262 , H01L21/0405 , H01L21/044 , H01L23/29 , H01L23/53276 , H01L23/5329 , H01L27/088 , H01L29/42364 , H01L29/4908 , H01L29/51 , H01L29/513 , H01L29/66984 , H01L29/7391 , H01L29/778 , H01L29/78684 , H01L2224/16225 , H01L2924/15311 , H01L21/0212 , H01L21/02115 , H01L29/4966 , H01L29/66931
摘要： 본개시내용의실시예들은플루오르화그래핀의층을포함하는다층그래핀어셈블리들, 그런구조체들을포함하는다이들및 시스템들뿐만아니라, 제조방법들을기술한다. 플루오르화그래핀은비플루오르화그래핀층들의바람직한특성을유지하면서절연인터페이스를다른그래핀층들에제공한다. 어셈블리들은집적회로디바이스에서그래핀을이용하고그래핀을다른재료들과인터페이스하기위한새로운옵션들을제공한다. 다른실시예들이설명되고/되거나청구될수 있다.
摘要翻译：本公开的实施例描述了多层石墨烯组件，其包括氟化石墨烯层，模具和包含这种结构的系统，以及制造方法。氟化石墨烯提供与其它石墨烯层的绝缘界面，同时保持非氟化石墨烯层的期望特性。这些组件提供了在集成电路器件中利用石墨烯和将石墨烯与其他材料接合的新选择。可以描述和/或要求保护其他实施例。

10. 发明公开

KR1020130111595A 게르마늄 상부층 사전 콘택트 금속화를 이용한 콘택트 저항 감소 有权
标题翻译：接触电阻减少使用德国OVERLAYER PRE-CONTACT METALIZATION
公开(公告)号：KR1020130111595A
公开(公告)日：2013-10-10
申请号：KR1020137016072
申请日：2011-09-30
申请人： 인텔 코포레이션
发明人： 글래스글렌에이 , 머시어낸드에스 , 가니타히어
IPC分类号： H01L29/78 , H01L21/336
CPC分类号： H01L29/0676 , H01L21/02532 , H01L21/28512 , H01L21/28525 , H01L21/3215 , H01L21/76831 , H01L23/535 , H01L27/092 , H01L27/0924 , H01L29/0615 , H01L29/0847 , H01L29/086 , H01L29/165 , H01L29/167 , H01L29/36 , H01L29/41791 , H01L29/42392 , H01L29/45 , H01L29/456 , H01L29/4966 , H01L29/66477 , H01L29/66545 , H01L29/6659 , H01L29/66628 , H01L29/66636 , H01L29/66681 , H01L29/66931 , H01L29/7785 , H01L29/78 , H01L29/7816 , H01L29/7833 , H01L29/7848 , H01L29/785 , H01L29/7851
摘要： 종래의 소자와 비교해 감소된 기생 콘택트 저항을 갖는 트랜지스터 형성 기술이 개시된다. 이 기술은 예를 들면 실리콘 또는 실리콘 게르마늄(SiGe) 소스/드레인 영역 상에 예컨대 일련의 금속같은 표준 콘택트 스택을 이용하여 구현될 수 있다. 예시적인 일 실시예에 따르면, 소스/드레인과 콘택트 금속 사이에 보론 도핑된 게르마늄 중간층이 제공되어, 콘택트 저항을 상당히 감소시킨다. 평면 및 비평면 트랜지스터 구조(예컨대 FinFET) 뿐만 아니라 변형 및 비변형 채널 구조를 포함한 다양한 트랜지스터 구성과 적절한 제조 프로세스가 본 개시물의 견지에서 명확할 것이다. 구배형 버퍼(gladed buffering)가 불합치 전위(misfit dislocation)을 줄이기 위해 이용될 수 있다. 이 기술은 특히 p형 소자를 구현하는데 아주 적합하지만, 만약 필요하다면 n형 소자에도 이용될 수 있다.
摘要翻译：公开了用于形成具有高掺杂硼掺杂锗的源区和漏区的晶体管器件的技术。在一些实施例中，使用在源极和漏极区域及其对应的尖端区域中的选择性外延沉积来提供原位硼掺杂锗或者掺杂有硼掺杂锗层的硼掺杂硅锗。在一些这样的情况下，锗浓度可以例如超过50原子％且高达100原子％，并且硼浓度可以例如超过1E20cm-3。可以使用提供梯度锗和/或硼浓度的缓冲液来更好地接合不同的层。锗在外延金属界面掺杂的硼的浓度有效地降低了寄生电阻而不降低尖端突然性。这些技术可以例如在平面或非平面晶体管器件中实现。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式