专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR20180042410A 반도체 장치 审中-公开
公开(公告)号：KR20180042410A
公开(公告)日：2018-04-25
申请号：KR20187008664
申请日：2016-09-27
申请人： ROHM CO LTD
发明人： TAKAHASHI NAOKI
IPC分类号： H01L27/02 , H01L21/8234 , H01L27/06
CPC分类号： H01L21/822 , H01L21/8234 , H01L27/04 , H01L27/06 , H01L27/088 , H01L29/78
摘要： 반도체장치(100)는, 종형구조의파워트랜지스터 N1과, 파워트랜지스터 N1의이상발열을검출하는온도검출소자(10a)를갖는다. 파워트랜지스터 N1은, 반도체기판(200)의제1 주면측(표면측)에형성된제1 전극(208)과, 반도체기판(200)의제2 주면측(이면측)에형성된제2 전극(209)과, 제1 전극(208) 상에서편재배치된패드(210a 내지 210f)를포함한다. 온도검출소자(10a)는, 패드(210a 내지 210f)의편재배치에의해특정되는파워트랜지스터 N1의최대발열개소(가장전류가집중되기쉬운패드(210b)의근방)에형성되어있다.

2. 发明授权

KR101589041B1 자기 코어 인덕터(ＭＣＩ) 다이 및 이를 포함하는 반도체 패키지와 MCI 다이를 제조하는 방법 有权
标题翻译：用于集成电压调节器的MCI磁芯电感MCI结构
公开(公告)号：KR101589041B1
公开(公告)日：2016-01-27
申请号：KR1020140027987
申请日：2014-03-10
申请人： 인텔 코포레이션
发明人： 엘쉐어비니아델에이 , 오브라이언케빈피 , 브라우니슈헤닝 , 바라스크리쉬나
IPC分类号： H01L23/58
CPC分类号： H01L27/06 , H01F17/0006 , H01F2017/0066 , H01L23/64 , H01L25/16 , H01L27/016 , H01L28/10 , H01L28/40 , H01L2924/0002 , H01L2924/00
摘要： 통합전압조정기를위한자기코어인덕터(MCI) 구조를포함하는반도체패키지가설명된다. 일례에서, 반도체패키지는패키지기판, 및패키지기판의제 1 표면에결합된반도체다이를포함한다. 반도체다이는그 위에제 1 복수의금속절연체금속(MIM) 캐패시터층을갖는다. 반도체패키지는또한패키지기판의제 2 표면에결합된자기코어인덕터(MCI) 다이를포함한다. MCI 다이는하나이상의슬롯인덕터를포함하고, 그위에제 2 복수의 MIM 캐패시터층을갖는다.

3. 发明公开

KR1020150135255A 반도체 장치 및 그 제조 방법 审中-实审
标题翻译：半导体器件及其制造方法
公开(公告)号：KR1020150135255A
公开(公告)日：2015-12-02
申请号：KR1020157024151
申请日：2013-03-25
申请人： 르네사스 일렉트로닉스 가부시키가이샤
发明人： 후나야타쿠오 , 이가라시타카유키
IPC分类号： H01L23/522 , H01L23/495 , H01L23/00 , H01L21/66 , H01L27/06
CPC分类号： H01L21/3205 , H01L21/02164 , H01L21/0217 , H01L21/02271 , H01L22/14 , H01L22/32 , H01L23/49575 , H01L23/5227 , H01L23/528 , H01L23/5283 , H01L24/03 , H01L24/06 , H01L24/48 , H01L24/49 , H01L27/06 , H01L27/0617 , H01L27/0688 , H01L28/10 , H01L2223/6655 , H01L2224/02166 , H01L2224/04042 , H01L2224/05554 , H01L2224/32245 , H01L2224/45099 , H01L2224/45144 , H01L2224/45147 , H01L2224/48091 , H01L2224/48137 , H01L2224/48247 , H01L2224/48257 , H01L2224/48465 , H01L2224/49113 , H01L2224/49175 , H01L2224/73265 , H01L2924/00011 , H01L2924/00014 , H01L2924/01078 , H01L2924/12041 , H01L2924/1306 , H01L2924/181 , H01L2924/00 , H01L2924/00012 , H01L2924/01015
摘要： 반도체기판(SB) 상에제1절연막을통하여코일(CL1)이형성되고, 제1절연막 및코일(CL1)을덮듯이제2절연막이형성되고, 제2절연막상에패드(PD1)가형성되고있다. 제2절연막상에는패드(PD1)의일부를노출하는개구부(OP1)를갖는적층막(LF)이형성되며, 상기적층절연막상에코일(CL2)이형성되고있다. 코일(CL2)은코일(CL1)의상부에배치되며, 코일(CL2)과코일(CL1)은자기적으로결합되어있다. 적층막(LF)은산화실리콘막(LF1)과그 위의질화실리콘막(LF2)과그 위의수지막(LF3)으로구성된다.
摘要翻译：线圈CL1经由第一绝缘膜形成在半导体衬底SB上，形成第二绝缘膜以覆盖第一绝缘膜和线圈CL1，并且在第二绝缘膜上形成焊盘PD1。在第二绝缘膜上形成有具有PD1部分露出的开口OP1的层叠膜LF，并且在层压绝缘膜上形成线圈CL2。线圈CL2设置在线圈CL1上方，线圈CL2和线圈CL1彼此磁耦合。层叠膜LF由氧化硅膜LF1，氮化硅膜LF2和树脂膜LF3构成。

4. 发明授权

KR101490142B1 반도체 장치, 표시 모듈, 및 전자 기기 有权
标题翻译：半导体器件，显示模块和电子设备
公开(公告)号：KR101490142B1
公开(公告)日：2015-02-05
申请号：KR1020120005156
申请日：2012-01-17
申请人： 가부시키가이샤 한도오따이 에네루기 켄큐쇼
发明人： 우메자키아추시
IPC分类号： G02F1/1368 , H01L29/786 , G09G3/36
CPC分类号： G02F1/136286 , G02F1/13306 , G02F1/133753 , G02F1/13452 , G02F1/136213 , G02F1/1368 , G02F1/1393 , G02F2001/133622 , G02F2202/103 , G09G3/342 , G09G3/3655 , G09G3/3674 , G09G3/3677 , G09G3/3685 , G09G2300/0426 , G09G2300/0452 , G09G2310/024 , G09G2310/0286 , G09G2310/08 , G09G2320/0252 , G09G2330/021 , G11C19/28 , H01L21/67167 , H01L27/06 , H01L27/1222 , H01L27/1225 , H01L27/124 , H01L27/1255 , H01L27/15 , H01L27/156 , H01L27/3211 , H01L27/3213 , H01L27/3216 , H01L27/3248 , H01L27/3258 , H01L27/3262 , H01L27/3265 , H01L27/3276 , H01L29/247 , H01L29/78693 , H01L51/5246 , H01L51/56 , H01L2251/5307 , H01L2251/5315 , H01L2251/5323
摘要： 본 발명은 비선택 기간에서, 출력 신호의 노이즈가 작고, 또한 트랜지스터의 특성 열화를 억제할 수 있는 액정 표시 장치의 제공을 목적으로 한다.
제 1 트랜지스터, 제 2 트랜지스터, 제 3 트랜지스터 및 제 4 트랜지스터를 형성하고, 제 1 트랜지스터에 있어서, 제 1 단자를 제 1 배선에 접속하고, 제 2 단자를 제 2 트랜지스터의 게이트 단자에 접속하고, 게이트 단자를 제 5 배선에 접속하고, 제 2 트랜지스터에 있어서 제 1 단자를 제 3 배선에 접속하고, 제 2 단자를 제 6 배선에 접속하고, 제 3 트랜지스터에 있어서 제 1 단자를 제 2 배선에 접속하고, 제 2 단자를 제 2 트랜지스터의 게이트 단자에 접속하고, 게이트 단자를 제 4 배선에 접속하고, 제 4 트랜지스터에 있어서 제 1 단자를 제 2 배선에 접속하고, 제 2 단자를 제 6 배선에 접속하고, 게이트 단자를 제 4 배선에 접속하는 것을 특징으로 하고 있다.
摘要翻译：提供第一晶体管，第二晶体管，第三晶体管，第四晶体管。在第一晶体管中，第一端子电连接到第一布线; 第二端子电连接到第二晶体管的栅极端子; 栅极端子电连接到第五布线。在第二晶体管中，第一端子电连接到第三布线; 第二端子电连接到第六布线。在第三晶体管中，第一端子电连接到第二布线; 第二端子电连接到第二晶体管的栅极端子; 栅极端子电连接到第四布线。在第四晶体管中，第一端子电连接到第二布线; 第二端子电连接到第六布线; 栅极端子连接到第四布线。

5. 发明公开

KR1020140098808A 리튬 배터리, 리튬 배터리의 제조 방법, 집적 회로, 및 집적 회로의 제조 방법 无效
标题翻译：锂电池，制造锂电池的方法，集成电路及制造集成电路的方法
公开(公告)号：KR1020140098808A
公开(公告)日：2014-08-08
申请号：KR1020147017024
申请日：2012-11-16
申请人： 인피니언 테크놀로지스 오스트리아 아게
发明人： 포르스터막달레나 , 슈무트카타리나 , 골러베른하르트 , 지거귄터 , 소르거미카엘 , 슈바이처필레몬 , 스테르나드미카엘
IPC分类号： H01M10/052 , H01M4/134 , H01M10/056 , H01M10/058 , H01M10/36 , H01M10/42
CPC分类号： H01M10/0525 , H01L27/06 , H01L2224/48091 , H01L2224/48472 , H01L2924/1461 , H01M4/386 , H01M4/66 , H01M4/70 , H01M6/40 , H01M10/0436 , H01M10/049 , H01M10/052 , H01M10/0585 , H01M10/425 , H01M2220/30 , H01M2250/30 , Y02B90/18 , Y02E60/122 , Y02P70/54 , Y10T29/49108 , Y10T29/49115 , H01L2924/00014 , H01L2924/00
摘要： 리튬 배터리는, 캐쏘드, 실리콘으로 구성된 컴포넌트를 포함하는 애노드, 상기 캐쏘드와 애노드 사이에 배치된 세퍼레이터 요소, 및 기판을 포함한다. 상기 애노드는 기판 위에 배치되거나 상기 애노드는 상기 기판과 함께 일체형으로 형성된다.

6. 发明公开

KR1020020070739A 단일 칩 고주파 집적회로 및 그 제조 방법 无效
标题翻译：单片微波IC及其制造方法
公开(公告)号：KR1020020070739A
公开(公告)日：2002-09-11
申请号：KR1020010011012
申请日：2001-03-03
申请人： 삼성전자주식회사
发明人： 심동식 , 이상국
IPC分类号： H01L27/04
CPC分类号： H01L27/0605 , H01L21/82 , H01L21/8252 , H01L27/06
摘要： PURPOSE: A monolithic microwave IC(Integrated Circuit) and a method for fabricating the same are provided to improve a yield of semiconductor and reduce a signal loss due to a dielectric loss by forming a ground portion of a new structure. CONSTITUTION: An active device(42) such as an RF transistor and a passive device are formed on a semiconductor substrate(40). The active device(42) is connected with the passive device by a micro strip line(44). A dielectric layer(46) is formed on the semiconductor substrate(40) in order to connect all devices each other. The dielectric layer(46) is formed with a polymer layer such as a polyimide layer or a photoresist layer. A contact hole(h) is formed on the dielectric layer(46) in order to expose the micro strip line(44). A ground portion(48) is connected with an exposed part of the micro strip line(44) through the contact hole(h).
摘要翻译：目的：提供单片微波IC（集成电路）及其制造方法，以通过形成新结构的接地部分来提高半导体的产量并减少由于介电损耗引起的信号损失。构成：在半导体衬底（40）上形成诸如RF晶体管和无源器件的有源器件（42）。有源器件（42）通过微带线（44）与无源器件连接。在半导体衬底（40）上形成电介质层（46），以将所有器件彼此连接。电介质层（46）由聚酰亚胺层或光致抗蚀剂层等聚合物层形成。在电介质层（46）上形成接触孔（h），以暴露微带线（44）。接地部分（48）通过接触孔（h）与微带线路（44）的暴露部分连接。

7. 发明公开

KR20180033198A 이차전지 탑재 칩의 제조 방법 审中-公开
标题翻译：用于制造安装在二次电池上的芯片的方法
公开(公告)号：KR20180033198A
公开(公告)日：2018-04-02
申请号：KR20187002757
申请日：2016-06-20
IPC分类号： H01L21/50 , H01L21/768 , H01L21/822
CPC分类号： H01L21/822 , H01L21/8234 , H01L27/04 , H01L27/06
摘要： 본발명은, 복수의칩 상에동시에균일하게산화물반도체이차전지를제조할수 있는제조방법을제공한다. 제1 전극(52)과충전기능층 (54, 56, 58)과제2 전극(60)을적층하여구성되는산화물반도체이차전지를, 회로상에적층한칩의제조방법으로서, 웨이퍼(20) 상에형성된복수의칩(22)의각각의칩(22)에대응한영역에대하여개별로산화물반도체이차전지를형성하지않고, 복수의칩(22)에대응한영역에대하여일체적으로산화물반도체이차전지를적층하여형성하는적층프로세스와, 일체적으로형성된산화물반도체이차전지에대하여, 각각의칩(22)에대응한영역을남기고, 각각의칩(22)에대응하지않는다른영역을제거하는패턴에칭을행하고, 각각의칩(22)에대응한개별산화물반도체이차전지(50-1, 50-2)로분할하는분할프로세스를포함하고있다.
摘要翻译：本发明提供一种能够在多个芯片上同时制造氧化物半导体和二次电池的制造方法。一种制造芯片的方法，其中通过在电路上层压第一电极（52），电荷和电荷功能层（54,56,58）和第二电极（60）来形成氧化物半导体二次电池，对于与形成的多个芯片22的各个芯片22对应的区域，氧化物半导体不单独形成二次电池，并且氧化物半导体一体堆叠在与多个芯片22对应的区域上执行构图工艺，其中，对于与每个芯片22对应的区域被留下，并且对于整体地形成的氧化物半导体二次电池，去除与每个芯片22不对应的另一个区域以及与各个芯片22对应的各个氧化物半导体二次电池50-1和50-2。

8. 发明授权

KR101744466B1 리튬 배터리, 리튬 배터리의 제조 방법, 집적 회로, 및 집적 회로의 제조 방법 有权
公开(公告)号：KR101744466B1
公开(公告)日：2017-06-07
申请号：KR1020167016472
申请日：2012-11-16
申请人： 인피니언 테크놀로지스 오스트리아 아게
发明人： 포르스터막달레나 , 슈무트카타리나 , 골러베른하르트 , 지거귄터 , 소르거미카엘 , 슈바이처필레몬 , 스테르나드미카엘
IPC分类号： H01L27/06 , H01M10/0525 , H01M10/0585 , H01L23/58
CPC分类号： H01M10/0525 , H01L27/06 , H01L2224/48091 , H01L2224/48472 , H01L2924/1461 , H01M4/386 , H01M4/66 , H01M4/70 , H01M6/40 , H01M10/0436 , H01M10/049 , H01M10/052 , H01M10/0585 , H01M10/425 , H01M2220/30 , H01M2250/30 , Y02B90/18 , Y02E60/122 , Y02P70/54 , Y10T29/49108 , Y10T29/49115 , H01L2924/00014 , H01L2924/00
摘要： 리튬배터리는, 캐쏘드, 실리콘으로구성된컴포넌트를포함하는애노드, 상기캐쏘드와애노드사이에배치된세퍼레이터요소, 및기판을포함한다. 상기애노드는기판위에배치되거나상기애노드는상기기판과함께일체형으로형성된다.

9. 发明公开

KR1020150096914A 저정전용량 TVS 제조방법 및 그 방법으로 제조된 TVS 소자 有权
标题翻译：使用该方法制造低电容TVS和器件的方法
公开(公告)号：KR1020150096914A
公开(公告)日：2015-08-26
申请号：KR1020140017791
申请日：2014-02-17
申请人： 주식회사 시지트로닉스
发明人： 조덕호 , 심규환
IPC分类号： H01L29/86 , H01L27/06
CPC分类号： H01L29/86 , H01L27/0255 , H01L27/06
摘要： 본 발명은 제조공정이 매우 간단하고 반대 도핑 영향이 없는 소자들로서 다이나믹 저항이 감소되어 TLP 테스트시 전류구동 능력을 향상시킬 수 있고 ESD 내성이 높은 저정전용량 TVS 제조방법에 관한 것으로서, P
+ N
- N
+ P
- P
+ 구조의 제1 저정전용량 TVS 칩을 제조하는 단계, P
+ N
- N
+ 구조의 제2 저정전용량 TVS 칩을 제조하는 단계, 상기 제2 저정전용량 TVS 칩의 하부 금속패드를 제1 리드프레임에 다이본딩하고 상기 제1 저정전용량 TVS 칩의 하부 금속패드를 제2 리드프레임에 다이본딩하는 단계 및 상기 제2 저정전용량 TVS 칩의 상부 금속패드와 상기 제2 리드프레임을 와이어 본딩하고 상기 제1 저정전용량 TVS 칩의 상부 금속패드와 상기 제1 리드프레임을 와이어 본딩하는 단계를 구비하는 것을 특징으로 하는 단방향 보호기능을 갖는 저정전용량 TVS 제조방법에 관한 기술이다.
摘要翻译：本发明涉及一种具有简单制造工艺的低电容瞬态电压抑制器（TVS）的制造方法，提高了传输线脉冲（TLP）测试中的电流驱动性能，因为在没有反相掺杂的器件中动态电阻降低，并具有高耐ESD性。本发明涉及一种具有单向保护功能的低电容TVS的制造方法的技术，包括：制造P ^ + N ^ -N ^ + P ^ - 的第一低电容TVS芯片的步骤， P ^ +结构; 制造P ^ + N ^ -N ^ +结构的第二低电容TVS芯片的步骤; 在第一引线框上将第二低电容TVS芯片的下金属焊盘芯片焊接在第二引线框架上的步骤，以及第一低电容器TVS芯片的下金属焊盘; 以及使用所述第一引线框架将所述第二低电容TVS芯片的上金属焊盘与所述第二引线框架和所述第一低电容TVS芯片的上金属焊盘引线接合的步骤。

10. 发明授权

KR101542361B1 반도체 장치, 표시 장치, 표시 모듈 및 전자 기기 有权
标题翻译：半导体器件显示器件显示模块和电子器件
公开(公告)号：KR101542361B1
公开(公告)日：2015-08-07
申请号：KR1020140069283
申请日：2014-06-09
申请人： 가부시키가이샤 한도오따이 에네루기 켄큐쇼
发明人： 우메자키아추시
IPC分类号： G09G3/36 , G02F1/1368
CPC分类号： G02F1/136286 , G02F1/13306 , G02F1/133753 , G02F1/13452 , G02F1/136213 , G02F1/1368 , G02F1/1393 , G02F2001/133622 , G02F2202/103 , G09G3/342 , G09G3/3655 , G09G3/3674 , G09G3/3677 , G09G3/3685 , G09G2300/0426 , G09G2300/0452 , G09G2310/024 , G09G2310/0286 , G09G2310/08 , G09G2320/0252 , G09G2330/021 , G11C19/28 , H01L21/67167 , H01L27/06 , H01L27/1222 , H01L27/1225 , H01L27/124 , H01L27/1255 , H01L27/15 , H01L27/156 , H01L27/3211 , H01L27/3213 , H01L27/3216 , H01L27/3248 , H01L27/3258 , H01L27/3262 , H01L27/3265 , H01L27/3276 , H01L29/247 , H01L29/78693 , H01L51/5246 , H01L51/56 , H01L2251/5307 , H01L2251/5315 , H01L2251/5323
摘要： 본발명은비선택기간에서, 출력신호의노이즈가작고, 또한트랜지스터의특성열화를억제할수 있는액정표시장치의제공을목적으로한다. 제 1 트랜지스터, 제 2 트랜지스터, 제 3 트랜지스터및 제 4 트랜지스터를형성하고, 제 1 트랜지스터에있어서, 제 1 단자를제 1 배선에접속하고, 제 2 단자를제 2 트랜지스터의게이트단자에접속하고, 게이트단자를제 5 배선에접속하고, 제 2 트랜지스터에있어서제 1 단자를제 3 배선에접속하고, 제 2 단자를제 6 배선에접속하고, 제 3 트랜지스터에있어서제 1 단자를제 2 배선에접속하고, 제 2 단자를제 2 트랜지스터의게이트단자에접속하고, 게이트단자를제 4 배선에접속하고, 제 4 트랜지스터에있어서제 1 단자를제 2 배선에접속하고, 제 2 단자를제 6 배선에접속하고, 게이트단자를제 4 배선에접속하는것을특징으로하고있다.
摘要翻译：提供第一晶体管，第二晶体管，第三晶体管，第四晶体管。在第一晶体管中，第一端子电连接到第一布线; 第二端子电连接到第二晶体管的栅极端子; 栅极端子电连接到第五布线。在第二晶体管中，第一端子电连接到第三布线; 第二端子电连接到第六布线。在第三晶体管中，第一端子电连接到第二布线; 第二端子电连接到第二晶体管的栅极端子; 栅极端子电连接到第四布线。在第四晶体管中，第一端子电连接到第二布线; 第二端子电连接到第六布线; 栅极端子连接到第四布线。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式