基本信息:
- 专利标题： 저정전용량 TVS 제조방법 및 그 방법으로 제조된 TVS 소자
- 专利标题（英）：Method of manufacturing low capacitance TVS and Devices using the method
- 专利标题（中）：使用该方法制造低电容TVS和器件的方法
- 申请号：KR1020140017791 申请日：2014-02-17
- 公开(公告)号：KR1020150096914A 公开(公告)日：2015-08-26
- 发明人： 조덕호 , 심규환
- 申请人： 주식회사 시지트로닉스
- 申请人地址： 전라북도 완주군 봉동읍 테크노밸리로 ***
- 专利权人： 주식회사 시지트로닉스
- 当前专利权人： 주식회사 시지트로닉스
- 当前专利权人地址： 전라북도 완주군 봉동읍 테크노밸리로 ***
- 代理人： 맹성재
- 主分类号： H01L29/86
- IPC分类号： H01L29/86 ; H01L27/06
+ N
- N
+ P
- P
+ 구조의 제1 저정전용량 TVS 칩을 제조하는 단계, P
+ N
- N
+ 구조의 제2 저정전용량 TVS 칩을 제조하는 단계, 상기 제2 저정전용량 TVS 칩의 하부 금속패드를 제1 리드프레임에 다이본딩하고 상기 제1 저정전용량 TVS 칩의 하부 금속패드를 제2 리드프레임에 다이본딩하는 단계 및 상기 제2 저정전용량 TVS 칩의 상부 금속패드와 상기 제2 리드프레임을 와이어 본딩하고 상기 제1 저정전용량 TVS 칩의 상부 금속패드와 상기 제1 리드프레임을 와이어 본딩하는 단계를 구비하는 것을 특징으로 하는 단방향 보호기능을 갖는 저정전용량 TVS 제조방법에 관한 기술이다.
The present invention relates to a manufacturing process is very simple and can be a dynamic resistance as the device does not have the opposite doping effect is reduced, improving the TLP test when the current driving capability and low capacitance TVS method for producing a high ESD tolerance, P
+ N
- N
+ P
- P
+ structure, the first bottom step, P
+ N for producing a capacitance TVS chip
- a first step for preparing a second low-capacitance TVS chip N
+ structure, the lower portion of the second low-capacitance TVS chip die-bonded to a metal pad on the first lead and the first low-capacitance claim the lower metal pad of the TVS chip comprising die-bonded to the second lead frame and the second low-capacitance TVS chip upper metal pad and the second of the lead frame to wire bonding, and technology related to the low capacitance TVS method with a one-way protection, comprising the step of wire bonding the first lead frame and the upper metal pads of the first low-capacitance TVS chip to be.
公开/授权文献:
- KR101592232B1 저정전용량 TVS 제조방법 및 그 방법으로 제조된 TVS 소자 公开/授权日：2016-02-05