专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR1019910008984B1 동기 정류기용 저 저항 전기 상호접속 장치 无效
标题翻译：同步整流器的低电阻电气连接
公开(公告)号：KR1019910008984B1
公开(公告)日：1991-10-26
申请号：KR1019880700661
申请日：1987-08-31
申请人： 레이티언 컴파니
发明人： 크럼,알빈엘. , 콩클린,찰스더블유.
IPC分类号： H01L23/48
CPC分类号： H01L2224/34 , H01L2224/48091 , H01L2924/00014 , H01L2924/00012
摘要： 내용 없음.

2. 发明公开

KR1020140148273A 반도체 패키지 및 그 제조 방법 审中-实审
标题翻译：半导体封装及其制造方法
公开(公告)号：KR1020140148273A
公开(公告)日：2014-12-31
申请号：KR1020130130443
申请日：2013-10-30
申请人： 삼성전자주식회사
发明人： 마휴이슈
IPC分类号： H01L23/48 , H01L21/60
CPC分类号： H01L2224/16225 , H01L2224/34 , H01L2224/8485 , H01L2924/00014 , H01L2924/15311 , H01L2924/181 , H01L2924/00012 , H01L2224/37099 , H01L2224/37599
摘要： A semiconductor package is provided. The semiconductor package includes: a substrate which includes a ground pattern and a pad which are separated and are electrically insulated; a semiconductor chip which includes an active surface and an inactive surface which is opposite to the active surface, and is mounted on the substrate; a bump which is interposed between the active surface and the pad and electrically connects the active surface to the pad; and a conductive member which is arranged on the inactive surface and includes at least a part which is electrically connected to the ground pattern.
摘要翻译：提供半导体封装。半导体封装包括：基板，其包括分离并电绝缘的接地图案和焊盘; 半导体芯片，其包括与所述有源表面相对的有源表面和无效表面，并且安装在所述基板上; 插入在所述活性表面和所述垫之间的凸块，并将所述活性表面电连接到所述垫; 以及布置在非活性表面上并且包括至少一部分电连接到接地图案的导电部件。

3. 发明公开

KR1020110059227A 트레이 및 이를 사용하는 기판처리장치 有权
标题翻译：用于处理基板的托盘和装置
公开(公告)号：KR1020110059227A
公开(公告)日：2011-06-02
申请号：KR1020090115888
申请日：2009-11-27
申请人： 주성엔지니어링(주)
发明人： 최종용
IPC分类号： H01L21/673 , H01L21/677
CPC分类号： H01L21/67336 , H01L21/67396 , H01L21/6773 , H01L2224/34
摘要： PURPOSE: A tray and a substrate processing device using the same are provided to form a uniform thin film on a substrate by uniformly distributing the temperature of the tray. CONSTITUTION: A tray(126) loads a plurality of substrates and transfer the load to the inside or outside of a process chamber. A plate(150) is made of heat resistant glass and loads a plurality of substrates. A ground electrode is formed on the rear of the plate. A plasma resistant layer is formed on the front and side of the plate. A plurality of fixing units are installed in the front of the plate and prevent the separation of the substrate.
摘要翻译：目的：提供一种托盘和使用其的基板处理装置，以通过均匀分布托盘的温度在基板上形成均匀的薄膜。构成：托盘（126）装载多个基板并将负载传送到处理室的内部或外部。板（150）由耐热玻璃制成并加载多个基板。接地电极形成在板的后部。在板的正面和侧面形成等离子体耐受层。多个固定单元安装在板的前部，并防止基板分离。

4. 发明公开

KR1020150045815A 파워 모듈 패키지 审中-实审
标题翻译：电源模块封装
公开(公告)号：KR1020150045815A
公开(公告)日：2015-04-29
申请号：KR1020130125541
申请日：2013-10-21
申请人： 페어차일드코리아반도체 주식회사
发明人： 엄주양 , 손준서
IPC分类号： H01L23/12
CPC分类号： H01L24/33 , H01L2224/33 , H01L2224/34 , H01L2224/37599 , H01L2224/37644 , H01L2224/83801 , H01L2224/8385 , H01L2224/84801 , H01L2224/8485 , H01L2924/13055 , H01L2924/13091 , H01L2924/181 , H01L2924/00 , H01L2924/00012 , H01L2924/00014
摘要： 파워모듈패키지는, 기판과, 상기기판상에배치되고, 각각적어도하나의반도체칩을구비하며, 상기기판의상면에수직한방향으로동일한두께를갖는제1 구조체및 제2 구조체, 및상기기판상면과평행하게연장되며, 상기제1 구조체및 제2 구조체와연결되는제1 리드를포함하고, 상기제1 구조체및 제2 구조체중 적어도하나의구조체는두께조절층을포함한다.
摘要翻译：功率模块封装包括：第一结构和第二结构，具有基板和至少一个相同厚度的半导体芯片，其沿垂直方向布置在所述基板的上表面上; 以及与所述基板的上表面平行延伸并且连接到所述第一结构和所述第二结构的引线，其中所述第一结构和所述第二结构的至少一个结构包含厚度调整层。

5. 发明公开

KR1020010017143A 캐리어 테이프를 이용한 적층형 플립 칩 패키지 失效
标题翻译：使用传送带的堆叠的片状芯片包装
公开(公告)号：KR1020010017143A
公开(公告)日：2001-03-05
申请号：KR1019990032515
申请日：1999-08-09
申请人： 삼성전자주식회사
发明人： 심종보 , 안은철 , 송영재
IPC分类号： H01L21/58
CPC分类号： H01L2224/16225 , H01L2224/34 , H01L2224/48227 , H01L2924/15311 , H01L2924/181 , H01L2924/00012
摘要： PURPOSE: A stacked flip chip package using a carrier tape is provided to reduce a manufacturing cost and to shorten a manufacturing process, by flip-chip-bonding semiconductor chips by using a metal thin film and a carrier tape composed of an adhesion film such as an anisotropic conductive film or elastomer film having an opening which is adhered to an upper/lower surface of the metal thin film. CONSTITUTION: A carrier tape(150) has a metal thin film of a predetermined pattern and anisotropic conductive films(140). The metal thin film(130) includes bump connecting units(132) and beam leads(134) in both end parts. The anisotropic conductive films are adhered to upper and lower surfaces of the metal thin film excluding the beam leads. A plurality of semiconductor chips(110,120) are adhered to an upper surface of the anisotropic conductive films and have bumps while each bump corresponds to the bump connecting unit. The carrier tape to which the semiconductor chips are adhered is mounted on an upper surface of a substrate(160), and solder balls are installed on a lower surface of the substrate. A region including the carrier tape is molded with a molding resin(170). The bump pressures the anisotropic conductive films to be electrically connected to the bump connecting unit, and the beam leads are bent to be electrically connected to the substrate.
摘要翻译：目的：提供一种使用载带的堆叠倒装芯片封装，以通过使用金属薄膜和由粘附膜构成的载带来将半导体芯片倒装芯片接合，从而降低制造成本并缩短制造工艺，具有粘附到金属薄膜的上/下表面的开口的各向异性导电膜或弹性体膜。构成：载带（150）具有预定图案的金属薄膜和各向异性导电膜（140）。金属薄膜（130）包括两个端部中的凸块连接单元（132）和梁引线（134）。各向异性导电膜粘附到不包括光束引线的金属薄膜的上表面和下表面。多个半导体芯片（110,120）粘附到各向异性导电膜的上表面并且具有凸块，而每个凸块对应于凸块连接单元。将粘附半导体芯片的载带安装在基板（160）的上表面上，并且焊锡球安装在基板的下表面上。包括载带的区域用模制树脂（170）模制。凸块压力各向异性导电膜电连接到凸块连接单元，并且梁引线被弯曲以电连接到基板。

6. 发明授权

KR101367065B1 전력 모듈 패키지 有权
标题翻译：电源模块封装
公开(公告)号：KR101367065B1
公开(公告)日：2014-02-24
申请号：KR1020120121188
申请日：2012-10-30
申请人： 삼성전기주식회사
发明人： 조은정 , 임재현 , 김태현 , 손영호
IPC分类号： H01L23/495 , H01L23/48
CPC分类号： H01L2224/34 , H01L2924/00014 , H01L2924/1301 , H01L2924/13034 , H01L2924/1305 , H01L2924/13055 , H01L2924/13091 , H01L2924/15787 , H01L2924/181 , H01L2924/00 , H01L2924/00012 , H01L2224/37099 , H01L2224/37599 , H01L2224/84
摘要： The present invention relates to a power module package comprising a base substrate having one surface and the other surface; a first pattern formed at one surface of the base substrate; a second pattern formed at the other surface of the base substrate; a circuit layer including via electrically connecting the first and second patterns; a first semiconductor chip and a second semiconductor chip having first surface and second surface, respectively and mounted at the base substrate for the first surface to contact the first pattern; and a lead frame having one side and the other side wherein the one side contacts the second surface of the first and second semiconductor chips, the other side has first lead protruding to outside, one side and the other side, the other side contacts the second pattern, and the other side comprises a second lead protruding to outside.
摘要翻译：本发明涉及功率模块封装，其包括具有一个表面和另一个表面的基底基板; 形成在所述基底基板的一个表面上的第一图案; 形成在所述基底基板的另一个表面上的第二图案; 电路层，包括通过电连接第一和第二图案; 第一半导体芯片和第二半导体芯片，分别具有第一表面和第二表面，并且安装在用于第一表面的基底基板上以接触第一图案; 以及具有一侧和另一侧的引线框架，其一侧接触第一和第二半导体芯片的第二表面，另一侧具有突出到外侧，一侧和另一侧的第一引线，另一侧接触第二图案，另一侧包括突出到外部的第二引线。

7. 发明公开

KR1020110013387A 전기커넥터 有权
标题翻译：电连接器
公开(公告)号：KR1020110013387A
公开(公告)日：2011-02-09
申请号：KR1020107025120
申请日：2009-04-20
申请人： 타이코 일렉트로닉스 저팬 지.케이.
发明人： 시라이,히로시 , 히라타,요시카즈
IPC分类号： H01R13/66
CPC分类号： H01R13/6666 , H01L2224/32245 , H01L2224/34 , H01L2224/40245 , H01L2224/48091 , H01L2224/48247 , H01L2224/48465 , H01L2224/49171 , H01L2224/83801 , H01L2924/00014 , H01R12/712 , H01R13/66 , H01L2924/00 , H01L2224/37099
摘要： 실장되는 회로 기판상의 회로를 보호하는 보호 회로를 갖고, 그 보호 회로 형성의 자유도가 높으며 다극의 콘택트를 가져도 큰 실장 면적을 필요로 하지 않는 전기커넥터를 제공한다.
회로 기판상에 실장되어 하우징(3)과 회로 기판에 접속됨과 동시에 상대 커넥터의 상대 콘택트에 접촉해 하우징(3)에 장착되는 복수의 콘택트(10)와, 하우징(3)에 내장되는 반도체 소자(30)를 가져, 반도체 소자(30)에 갖추어진 과전압 보호 소자를 통해 콘택트(10)가 접지되어 있다.
摘要翻译：具有保护电路，以保护在所述电路板上的电路被安装时，保护电路的自由的高度被形成为提供一种不要求大的安装区域可以具有多极接触的电连接器。

8. 发明授权

KR100533847B1 캐리어 테이프를 이용한 적층형 플립 칩 패키지 失效
标题翻译：使用载带的堆叠倒装芯片封装
公开(公告)号：KR100533847B1
公开(公告)日：2005-12-07
申请号：KR1019990032515
申请日：1999-08-09
申请人： 삼성전자주식회사
发明人： 심종보 , 안은철 , 송영재
IPC分类号： H01L21/58
CPC分类号： H01L2224/16225 , H01L2224/34 , H01L2224/48227 , H01L2924/15311 , H01L2924/181 , H01L2924/00012
摘要： 본 발명은 캐리어 테이프(Carrier tape)를 이용한 적층형 플립 칩 패키지(Stacked flip chip package)에 관한 것으로, 더욱 구체적으로는 범프들이 형성된 반도체 칩들이 패키지 조립 레벨(Package assembly level)에서 플립 칩 본딩 기술을 이용하여 상하부에 적층될 수 있도록 형성된 캐리어 테이프를 이용하여 형성된 적층형 플립 칩 패키지의 구조를 개시하고, 이에 더하여 금속 박막의 상/하로 이방성 전도 필름 또는 개구부가 형성된 탄성중합체 필름 등이 접착되어 형성된 캐리어 테이프의 구조를 개시하며, 이러한 구조들을 통하여 적층형 플립 칩 패키지의 제조비용을 절감하고 제조공정을 단순화하여 단축함으로써 제조공정의 효율을 향상할 수 있으며, 이러한 구조를 통하여 적층형 플립 칩 패키지의 신뢰성을 향상할 수 있다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式